完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
我想在IOB中使用3态触发器和总线。
这些触发器是等效的,即使在3态启用总线上使用KEEP也可以删除副本。 进程(Clk,Reset)开始if(Reset ='1')然后DisableOut'1'); DataOut'0'); elsif(Clk'event和Clk ='0')然后if(DriveBus ='1')然后DisableOut'0'); 否则DisableOut'1'); 万一; DataOut结束if;结束进程; 所有公交车都是std_logic_vector(31 downto 0); 已启用打包到IOB。 为每个数据位实现一个3态触发器的正确约束是什么? 以上来自于谷歌翻译 以下为原文
|
|
相关推荐
3个回答
|
|
进程(Clk,Reset)开始if(Reset ='1')然后DisableOut'1');
DataOut'0'); elsif(Clk'event和Clk ='0')然后if(DriveBus ='1')然后DisableOut'0'); 否则DisableOut'1'); 万一; DataOut结束if;结束进程; 所有公交车都是std_logic_vector(31 downto 0); 已启用打包到IOB。 为每个数据位实现一个3态触发器的正确约束是什么? 以上来自于谷歌翻译 以下为原文 process (Clk, Reset) begin if (Reset = '1') then DisableOut <= (others => '1'); DataOut <= (others => '0'); elsif (Clk'event and Clk='0') then if (DriveBus = '1') then DisableOut <= (others => '0'); else DisableOut <= (others => '1'); end if; DataOut <= DataToOutput; end if; end process; All busses are std_logic_vector(31 downto 0); Packing into IOBs is enabled. What is the proper constraint to have one 3-state-flip flop implemented for every data bit? |
|
|
|
进程(Clk,Reset)开始if(Reset ='1')然后DisableOut'1');
DataOut'0'); elsif(Clk'event和Clk ='0')然后if(DriveBus ='1')然后DisableOut'0'); 否则DisableOut'1'); 万一; DataOut结束if;结束进程; 所有公交车都是std_logic_vector(31 downto 0); 已启用打包到IOB。 为每个数据位实现一个3态触发器的正确约束是什么? 以上来自于谷歌翻译 以下为原文 process (Clk, Reset) begin if (Reset = '1') then DisableOut <= (others => '1'); DataOut <= (others => '0'); elsif (Clk'event and Clk='0') then if (DriveBus = '1') then DisableOut <= (others => '0'); else DisableOut <= (others => '1'); end if; DataOut <= DataToOutput; end if; end process; All busses are std_logic_vector(31 downto 0); Packing into IOBs is enabled. What is the proper constraint to have one 3-state-flip flop implemented for every data bit? |
|
|
|
属性equivalent_register_removal:string;属性equivalent_register_removal of DisableOut:signal为“NO”;
当然,这是在“精细约束指南”和“精细XST用户指南”中,两者都应该被阅读。 ------------------------------------------“如果它不起作用 模拟,它不会在板上工作。“ 以上来自于谷歌翻译 以下为原文 attribute equivalent_register_removal : string; attribute equivalent_register_removal of DisableOut : signal is "NO"; This is, of course, in The Fine Constraints Guide, and also in The Fine XST User Guide, both of which should be read. ------------------------------------------ "If it don't work in simulation, it won't work on the board." |
|
|
|
只有小组成员才能发言,加入小组>>
2388 浏览 7 评论
2803 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2270 浏览 9 评论
3338 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2438 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
767浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
551浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
381浏览 1评论
1974浏览 0评论
691浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-11-27 17:30 , Processed in 1.422599 second(s), Total 83, Slave 66 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号