完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
在XPS中,我创建了一个带有4个输入信号的IP内核。
我想制作一个4位宽的GPIO来控制这4个输入信号。 嘿,我这样做? 请提出一些想法,需要你的帮助! |
|
相关推荐
1个回答
|
|
C,
通过其信号名称(就像总线上的数据位,或者像uart rx或tx信号一样),IO被识别为任何其他信号。 它不是转到封装上的引脚,而是在设计环境中保持信号,然后作为输入或输出信号(例如在端口语句中)列在另一条VHDL或verilog上。 相同的名称,相同的信号,意味着工具找到源,并将其连接到接收器。 将HDL连接在一起是设计中非常基本的要求,所以你一定要掌握它。 您首先掌握添加GPIO并将其连接到LED的事实很好,但更常见的是将信号连接到芯片内部... 从芯片中获取信号也是有用且必要的。 所以,掌握两者,并继续。 Austin Lesea主要工程师Xilinx San Jose |
|
|
|
只有小组成员才能发言,加入小组>>
2360 浏览 7 评论
2779 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2247 浏览 9 评论
3324 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2411 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
725浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
521浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
331浏览 1评论
734浏览 0评论
1933浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-11-5 22:13 , Processed in 0.941930 second(s), Total 44, Slave 37 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号