完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
您好我正在使用xps设计流程与我的自定义IP核心。
虽然我让程序通过SDK与elf。 通过JTAG文件它工作正常。 但是当我生成mcs时。 来自download.bit文件的文件在FPGA配置工作后将其写入SPI闪存,但行为方式正确且不同于JTAG。 斯巴达6 fpga lx45。 我的自定义IP内核是否可能是重启失败。 我使用PLB接口重置来重置我的IP核用户逻辑。 这是不好的做法吗? 也可能需要不同的重置? 对于ip核心? 即时通讯使用EDK xps设计流程与SDK。 以上来自于谷歌翻译 以下为原文 Hello I am using xps design flow with my custom IP cores. While I let program over SDK with elf. file over JTAG it works fine. But when I generate mcs. file from download.bit file ant write it to SPI flash after FPGA configuration it works but behave in correct way and deferent than over JTAG. Spartan 6 fpga lx45. Can it be bad restart failure for my custom ip cores. I use PLB interface reset to reset my IP cores user logic. IS it bad practice? also mayby need different reset? for ip cores? im using EDK xps design flow with SDK. |
|
相关推荐
1个回答
|
|
嗨,
什么工作,什么不起作用? 如果核心包含需要以某种方式初始化以便正常工作的状态变量(某些状态机自动恢复,并且不需要重置,但可能从中受益),则通常需要重置IP核。 在原帖中查看解决方案 以上来自于谷歌翻译 以下为原文 Hi, What actually works, and what doesn't work ? Generally reset for your IP cores is needed if the cores contain a state variable that needs to be initialized in a certain way to work properly (some state machines auto-recover, and don't need reset, but may benefit from it). View solution in original post |
|
|
|
只有小组成员才能发言,加入小组>>
2294 浏览 7 评论
2704 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2188 浏览 9 评论
3269 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2333 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
603浏览 1评论
1664浏览 1评论
163浏览 1评论
在使用xc5vsx95T时JTAG扫片不成功,测量TDO无信号输出
2321浏览 0评论
634浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-9-5 04:05 , Processed in 1.292890 second(s), Total 78, Slave 62 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191