[问答]

如何设计定制的AXI-lite主IP？

1204 AXI

问答对人有帮助，内容完整，我也想知道答案 0 嗨，我开始使用Vivado了。我正在尝试配置从Dram读取数据的自定义IP，处理它们然后将结果发送到Bram控制器。我想过使用AXI主接口制作自定义IP。但是，我不知道将AXI主信号连接到我的自定义逻辑，以便我可以从Dram读取数据并将结果发送到Bram。谢谢。 0
2020-5-14 06:41:47　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × asd008 该类别下有 32 个回答。邀请回答 aaaa321 该类别下有 27 个回答。邀请回答 doublelove 该类别下有 26 个回答。邀请回答 vynywrwr 该类别下有 21 个回答。邀请回答 hgjhgd 该类别下有 19 个回答。邀请回答 bwerwer 该类别下有 18 个回答。邀请回答 hanyan533 该类别下有 18 个回答。邀请回答 Jaionm 该类别下有 18 个回答。邀请回答 wang2222222 该类别下有 17 个回答。邀请回答 handsomelchcpp 该类别下有 17 个回答。邀请回答 ningee 该类别下有 16 个回答。邀请回答 binro 该类别下有 16 个回答。邀请回答 wznnzw 该类别下有 15 个回答。邀请回答 myf888 该类别下有 15 个回答。邀请回答 guotong1984 该类别下有 14 个回答。邀请回答 yhxc 该类别下有 14 个回答。邀请回答 armortech 该类别下有 14 个回答。邀请回答 60user25 该类别下有 14 个回答。邀请回答 zcy615 该类别下有 14 个回答。邀请回答 wanglinhua2627 该类别下有 14 个回答。邀请回答举报陈俊相关推荐 • 有没有一种标准的方式到达PL AXI-Lite总线？ 2224 • 请问S_AXI端口是否遵循AXI_Lite协议？ 3782 • XADC和AXI4Lite接口：定制AXI引脚 3554 • 使用vivado 2014.4制作zc702板却找不到axi lite ipif 3.0库？ 3145 • Vivado中的AXI4非精简版模式不可能吗？ 1103 • Vivado中AXI互连的突发模式 1848 • AXI4-lite端口可以保持未连接状态吗？ 1064 • AXI LITE IPCORE通信问题的解决办法？ 2231 • 如何清除读取地址管道？ 1464 • AXI互连RTL将1个从设备连接到2个主设备怎么实现？ 3142 1个回答

答案对人有帮助，有参考价值 0 这有点容易。在vivado中，转到工具\| 创造＆amp; 包IP \| 下一个\| 创建一个新的AXI4外设\| 接下来。在这里你应该看到一个带有单个从属外设的默认IP。我想你想要一个带有一个从机和两个主机外设的IP。 Slave将有助于控制您的主控，即从哪里读取，在哪里写入，大小等。其中一个主设备将用于从DDR读取，另一个将用于写入BRAM。如果你想真正想要的话，你只能拥有一个主设备，并分别改变它所用的地址来读/写DDR / BRAM。然后，将自定义逻辑嵌入到IP的顶层，以便数据来自读取主机，流入处理块并流出到另一个要写入的主机。 - 如果提供的信息有用，请将答案标记为“接受为解决方案”。给予您认为有用且回复的帖子。

2020-5-14 06:52:36 评论举报陈苏文