完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
你好,
我使用创建和导入向导创建我自己的IP,然后我通过fsl链接我的ip与microblaze接口, 但是我不能通过fsl得到输出所以在自定义ip vhdl code.tell我需要更改需要我,如果任何一个短缺这个问题。 我尝试了很多,但无法在超级终端上获得结果。 我已经通过fsl连接了4个microblaze,我测试我的设计,它的工作,fsl连接我检查它是否正常工作。 但当我连接自定义IP与单个微型激光器时,我无法在超级终端上获得输出。 所以请帮助我。 |
|
相关推荐
1个回答
|
|
你使用同步或asyn时钟吗?
以下是将FSL总线配置为异步时钟模式的一些步骤:1。 SetC_ASYNC_CLKS = 12. FSL总线实例的SetC_READ_CLOCK_PERIOD。 此参数用于为时钟域之间的异步路径创建时序约束。 将FSL_S_Clk和FSL_M_Clk连接到相应的从时钟和主时钟。 FSL总线和自定义IP的这些端口都是输入端口。 |
|
|
|
只有小组成员才能发言,加入小组>>
2379 浏览 7 评论
2794 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2261 浏览 9 评论
3335 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2427 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
755浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
543浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
364浏览 1评论
1960浏览 0评论
681浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-11-22 02:40 , Processed in 1.324274 second(s), Total 79, Slave 62 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号