[问答]

如何使用DSP切片设计？

1158 Virtex

问答对人有帮助，内容完整，我也想知道答案 0 嗨，我正在尝试使用DSP切片的设计。但是，我发现在Virtex 6 FPGA中，还有一个额外的时序约束应用于DSP Slice（对于相同的vhdl输入）。额外的时序约束是MINPERIOD约束，它相对较慢（3.653ns）。我想知道为什么对于相同的设计，这个MINPERIOD约束在Virtex5器件中不存在但存在于Virtex6器件中。谢谢蔡 0
2020-6-5 17:11:33　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × asd008 该类别下有 32 个回答。邀请回答 aaaa321 该类别下有 27 个回答。邀请回答 doublelove 该类别下有 26 个回答。邀请回答 vynywrwr 该类别下有 21 个回答。邀请回答 hgjhgd 该类别下有 19 个回答。邀请回答 Jaionm 该类别下有 18 个回答。邀请回答 bwerwer 该类别下有 18 个回答。邀请回答 hanyan533 该类别下有 18 个回答。邀请回答 handsomelchcpp 该类别下有 17 个回答。邀请回答 wang2222222 该类别下有 17 个回答。邀请回答 binro 该类别下有 16 个回答。邀请回答 ningee 该类别下有 16 个回答。邀请回答 myf888 该类别下有 15 个回答。邀请回答 wznnzw 该类别下有 15 个回答。邀请回答 zcy615 该类别下有 14 个回答。邀请回答 wanglinhua2627 该类别下有 14 个回答。邀请回答 guotong1984 该类别下有 14 个回答。邀请回答 yhxc 该类别下有 14 个回答。邀请回答 armortech 该类别下有 14 个回答。邀请回答 60user25 该类别下有 14 个回答。邀请回答举报张雯雯相关推荐 • 如何解决通用Xilinx FPGA DSP片和逻辑单元上的问题？ 3660 • 请问BGA封装如何切片？ 3820 • 请提供DSP48 slice中的Multipumping示例 1543 • 如何通过report_utiliztion获得切片比率？ 1139 • Xilinx Vertex-4 DSP应用程序xapp706是否可在Spartan-6上移植 1428 • 如何在Spartan 6上实现乘法？ 1614 • PCB线路板制造切片每个步骤的注意事项是什么？ 739 • Mapr报告的切片多于设备中存在的切片 670 • DSP48E1 Slice的最大频率是什么 2769 • 利用切片的最佳利率是多少？ 2323 1个回答

答案对人有帮助，有参考价值 0 嗨，请检查以下AR：http：//www.xilinx.com/support/answers/33281.htmhttp：//www.xilinx.com/support/answers/32110.htmhttp：//www.xilinx.com/support /answers/32120.htm

2020-6-5 17:21:00 评论举报高原