发 帖  
原厂入驻New
[问答] DSP48E1 Slice的最大频率是什么
137 DSP
分享
我正在实例化DSP切片并进行简单的乘法然后加法((A * B)+ C)。
根据DSP48E1用户指南,当使用所有三个流水线寄存器时,它给出了最高频率为600 MHz。
但就我而言,它使用流水线寄存器时最大频率为560 MHz。
而且,当我不使用任何流水线寄存器时,令人惊讶的是750 MHz,我不应该这样......
任何人都可以建议我可能出错的地方......
项目设置:
家庭:Virtex6
装置:XC6VLX240T
包装:FF1156
速度-2
提前致谢。
0
2020-6-12 06:32:01   评论 分享淘帖 邀请回答
11个回答
这就是为什么我很困惑为什么它在使用DSP Slice时提供750 MHz的原因。
我应该超过540 MHz。
我认为你的措辞与你想说的不同。
我只是猜测一下:
使用寄存器时,DSP48E1频率受DSP48E1数据手册规范(540MHz)的限制。
当不使用寄存器时,DSP48E1频率受限于BUFG时钟分配缓冲器的数据表规范(750MHz),因为没有时钟逻辑会限制系统时钟频率。
- 鲍勃埃尔金德
签名:新手的自述文件在这里:http://forums.xilinx.com/t5/New-Users-Forum/README-first-Help-for-new-users/td-p/219369总结:1。
阅读手册或用户指南。
你读过手册了吗?
你能找到手册吗?2。
搜索论坛(并搜索网页)以寻找类似的主题。
不要在多个论坛上发布相同的问题。
不要在别人的主题上发布新主题或问题,开始新的主题!5。
学生:复制代码与学习设计不同.6“它不起作用”不是一个可以回答的问题。
提供有用的详细信息(请与网页,数据表链接).7。
您的代码中的评论不需要支付额外费用。
我没有支付论坛帖子的费用。
如果我写一篇好文章,那么我一无所获。
在原帖中查看解决方案
2020-6-12 06:42:13 评论

举报

在Virtex-6(-2速度等级)中,每DS152:
BUFG全局时钟分配的最大频率为750MHz(表60,FMAX)
所有寄存器DSP48E1的最大频率为540MHz(表58,FMAX)
- 鲍勃埃尔金德
签名:新手的自述文件在这里:http://forums.xilinx.com/t5/New-Users-Forum/README-first-Help-for-new-users/td-p/219369总结:1。
阅读手册或用户指南。
你读过手册了吗?
你能找到手册吗?2。
搜索论坛(并搜索网页)以寻找类似的主题。
不要在多个论坛上发布相同的问题。
不要在别人的主题上发布新主题或问题,开始新的主题!5。
学生:复制代码与学习设计不同.6“它不起作用”不是一个可以回答的问题。
提供有用的详细信息(请与网页,数据表链接).7。
您的代码中的评论不需要支付额外费用。
我没有支付论坛帖子的费用。
如果我写一篇好文章,那么我一无所获。
2020-6-12 07:01:22 评论

举报

而且,当我不使用任何流水线寄存器时,令人惊讶的是750 MHz,我不应该这样......
任何人都可以建议我可能出错的地方......
这是一个综合(XST)时序估计吗?
- 阿德里安
请在询问之前先查询您的问题。如果有人回答您的问题,请在“接受为解决方案”标记该帖子。
如果你看到一个特别好的和信息丰富的帖子,考虑给它Kudos(左边的星)。
2020-6-12 07:07:14 评论

举报

不。这些时间是在实施之后(P& R)。
此外,如果我没有明确地实例化DSP切片并使用运算符在verilog中实现表达式,则ISE本身正在使用DSP Slice来实现(根据综合报告)。
有什么办法可以在优化时看到ISE实例化的切片的ATTRIBUTES值吗?
此实现还提供了最高频率为750 MHz的频率。
@ etam00:是的,这是正确的。
这就是为什么我很困惑为什么它在使用DSP Slice时提供750 MHz的原因。
我应该超过540 MHz。
这就是为什么我很困惑为什么它在使用DSP Slice时提供750 MHz的原因。
我应该超过540 MHz。
我认为你的措辞与你想说的不同。
我只是猜测一下:
使用寄存器时,DSP48E1频率受DSP48E1数据手册规范(540MHz)的限制。
当不使用寄存器时,DSP48E1频率受限于BUFG时钟分配缓冲器的数据表规范(750MHz),因为没有时钟逻辑会限制系统时钟频率。
- 鲍勃埃尔金德
签名:新手的自述文件在这里:http://forums.xilinx.com/t5/New-Users-Forum/README-first-Help-for-new-users/td-p/219369总结:1。
阅读手册或用户指南。
你读过手册了吗?
你能找到手册吗?2。
搜索论坛(并搜索网页)以寻找类似的主题。
不要在多个论坛上发布相同的问题。
不要在别人的主题上发布新主题或问题,开始新的主题!5。
学生:复制代码与学习设计不同.6“它不起作用”不是一个可以回答的问题。
提供有用的详细信息(请与网页,数据表链接).7。
您的代码中的评论不需要支付额外费用。
我没有支付论坛帖子的费用。
如果我写一篇好文章,那么我一无所获。
2020-6-12 07:57:24 评论

举报

@ eteam00:是的,我认为这清除了我的怀疑。
非常感谢 :-)。
是的,您可以使用ADEPT检查NCD中的所有DSP48E1属性。
以下博客有更多详细信息:
ADEPT Virtex6 DSP48查看
ronakbajaj写道:
此外,如果我没有明确地实例化DSP切片并使用运算符在verilog中实现表达式,则ISE本身正在使用DSP Slice来实现(根据综合报告)。
有什么办法可以在优化时看到ISE实例化的切片的ATTRIBUTES值吗?
此实现还提供了最高频率为750 MHz的频率。
干杯,吉姆
2020-6-12 08:20:33 评论

举报

谢谢吉姆。
这就是我想要的。
我在我的实验室中安装了ISE服务器许可证,当我尝试安装Adept时,ISE命令不在PATH环境变量中,这是错误的。
有什么方法可以从服务器许可证中获取环境变量,或者我应该在本地计算机上安装ISE Webpack然后安装Adept?
jimwu写道:
是的,您可以使用ADEPT检查NCD中的所有DSP48E1属性。
以下博客有更多详细信息:
ADEPT Virtex6 DSP48查看
这是linux还是Windows服务器?
你如何从服务器运行IDS工具?
在任何情况下,IDS工具的路径(例如我机器上的C:\ Xilinx \ 13.3 \ ISE_DS \ ISE \ bin \ nt64)都需要包含在PATH环境变量中。
好消息是启动IDS 12.1,您不必手动编辑PATH环境变量。
请查看下面有关如何将IDS设置脚本与ADEPT一起使用的帖子:
使用IDS 12.1运行ADEPT
ronakbajaj写道:
谢谢吉姆。
这就是我想要的。
我在我的实验室中安装了ISE服务器许可证,当我尝试安装Adept时,ISE命令不在PATH环境变量中,这是错误的。
有什么方法可以从服务器许可证中获取环境变量,或者我应该在本地计算机上安装ISE Webpack然后安装Adept?
jimwu写道:
是的,您可以使用ADEPT检查NCD中的所有DSP48E1属性。
以下博客有更多详细信息:
ADEPT Virtex6 DSP48查看
干杯,吉姆
2020-6-12 08:42:17 评论

举报

只有小组成员才能发言,加入小组>>

106个成员聚集在这个小组

加入小组

创建小组步骤

关闭

站长推荐 上一条 /8 下一条

快速回复 返回顶部 返回列表