完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
|
|
相关推荐
4个回答
|
|
|
一个，
从Virtex开始，在部分比特流的基础上支持重新配置：可以对两个设计（设计1和设计2）进行“差异”，取差，然后仅加载从设计1到设计2的差异。 虽然不是非常复杂，也没有处理存储的变量或连接的突然变化，但这种“重新配置”方法为客户提供了定义多个设计的能力，然后将每个新的加法加载到旧的，没有 不得不停止设计。 我最喜欢的应用是示波器（仪器），每次在仪器前面打开旋钮时，它会加载一个新的部分比特流。 这允许大约1/100的设计尺寸必须在设备中同时提供所有特征和功能，而不是在任何一个时刻只使用一组特征和功能的物理事实。 在其历史上，有6200 FPGA（完成动态重新配置，部分配置等的学术研究），没有人在商业设计中使用（因此它被删除），其次是Virtex，其次是JavaBits（尝试 使部分比特流在文件系统中表示为对象...），等等。 所有这些方法都是寻找问题的解决方案。 没有多少人希望描述和测试无限的设计组合，而不是“加载一次，测试一次”。 最近的问题包括软件定义无线电，高清显示和各种DSP问题，部分重新配置再次“时尚”，最新的处理方法更加精细（在可重构区域之间包含自动通信管道，防止撕毁某些东西） 放下新东西时很关键，等等。 对于ISE 12.1，部分重新配置应该不是一项极端运动，并且可以在没有过去看到的许多警告和问题的情况下有用地应用。 我相信其他人可能会在这里说话，因为之前的漫步主要是我的观点，而不是Xilinx的任何市场营销的假设。 过去的某些产品（甚至来自Xilinx）无法重新配置。 存储器设计为在编程之前全部复位，或者配置控制器必须从第1位开始，然后继续到最后一位，并且根本不允许部分存储器。 Xilinx在这个领域拥有许多专利，因此我们可以很好地防止其他人抄袭我们。 其他FPGA设备公司最近“宣布”部分配置新的，尚未发布的产品，以支持新的应用程序，这些应用程序如雨后春笋般出现，使其成为解决当前问题的低成本解决方案。 我祝愿他们好，因为我们有超过15年的错误，这使我们能够提供更平稳的解决方案，而不会恶化。 Austin Lesea主要工程师Xilinx San Jose |
|
|
|
|
|
|
|
|
|
|
|
一个，
使用wikipatent或uspto.gov查找专利。 网上写的东西也有数百种。 在“可重构计算”（另一个词）中进行硕士和博士工作非常受欢迎（可能仍然是）。 Austin Lesea主要工程师Xilinx San Jose |
|
|
|
|
|
奥斯汀，
我遇到了“数据书2000”和1998年的版本，它提供了一些旧的fpgas的描述。 有没有一个反映出更新的virtex fpgas？ 或者已经转向用户指南？ 谢谢 |
|
|
|
|
只有小组成员才能发言，加入小组>>
2388 浏览 7 评论
2804 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2270 浏览 9 评论
3338 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2440 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
768浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
551浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
386浏览 1评论
1975浏览 0评论
692浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
775
评论
淘帖
564
