完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
全部：我目前正在探索通过Virtex 5 FPGA上的SATA连接将数据流式传输到HDD或SSD的可行性。
我很难找到如何做到这一点的示例，或者它是否可行。 到目前为止，我已经找到了LDS-SATA_HOST-XV5串口主机控制器IP。 Xapp870.pdf显示了如何使用HDD初始化SATA链接，但仅此而已。 在本应用笔记的最后，它表明已经证明Virtex-5支持SATA扩频时钟。 但是，除了结论之外，我找不到任何提及......在网上我发现了一个有点陈旧的讨论，似乎表明V5不支持扩频时钟。 显然，使用Virtex 4在ML405上运行了一个演示，但我能找到的只是源代码。 这显然是一个“黑客”解决方案，可以添加OOB信令。 无论如何，描述这种设计的应用（Xapp716.pdf）可能有有用的信息，但似乎并不存在...... Ug196.pdf说SATA Generation 1/2，Rev。1.0a和SATA Generation 2，Rev。 支持1.0a协议。 所以在我深入研究这个项目之前，我很好奇是否真的可以使用V5 GTP？ 他们是否像宣传的那样工作？如果是这样，有人在这做过吗？任何帮助，想法或评论都会非常感激。谢谢，筹码 
0
|
|
相关推荐
3个回答
|
|
|
|
|
|
|
|
|
谢谢你的回复。
我也看过那个帖子。 从我从GTP文档中可以看出，只要时钟频率超过2Gb / s（即SATA II），它就可以处理扩频时钟。 这个问题起源于一个关于这个话题的线程，其中一位Xilinx FPGA大师明确表示即使V5也无法跟踪扩频时钟，但这个帖子已经差不多3年了，我猜它现在可以跟踪 它在数据表和xapp870中都这么说。 因此，我发现关于将SATA驱动器连接到FPGA的信息非常少，我认为这是可行的，而不是很多人尝试过（或记录下来的）。 芯片 |
|
|
|
|
|
在平行的轨道上
这些家伙拥有适用于V4和V5的SATA内核，但它确实只说SATA 1。 QED必须是可能的。 http://www.xilinx.com/products/ipcenter/ASICSWS_SATA_H1.htm |
|
|
|
|
只有小组成员才能发言，加入小组>>
2420 浏览 7 评论
2823 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2294 浏览 9 评论
3374 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2461 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1157浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
584浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
450浏览 1评论
2005浏览 0评论
729浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1730
评论
淘帖
1304
