完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
嗨，
我计划在我的设计中使用SERDES（LVDS）作为背板。 我已经浏览了virtex5用户指南中的advnced IO部分，并看过ISERDES_NODELAY和OSERDES宏。 我已经看到了一些很好的应用笔记，用于在spartan FPGAs中实现serdes但是对Virtex5没什么用？ 任何人都可以指出我使用V5 fpgas正确实现serdes（lvds）的一些资源。 我将从主设备向10个从设备（连接到背板）传输100MBps的数据和时钟。需要考虑的电气因素是什么？ 带有带状电缆的mictor连接器是否适合传输此类信号，或者我是否应使用带有同轴电缆的RF连接器。 请耐心等待，因为这是我第一次尝试设计背板。 提前致谢 WARIS 
0
|
|
相关推荐
6个回答
|
|
|
|
|
|
2020-7-13 16:05:06
评论
|
|
|
谢谢你的链接。
应用笔记显示数据速率为600Mbps至1400mbps。 我的要求是传输从USB接口接收的数据（约100Mbps）。 我最初计划使用16位并行数据总线将数据传输到连接在背板上的10个从站（即使用并行总线作为背板）。 在那种情况下，我将使用6-7 MHz（16 * 6 = 96Mbps）的时钟进行传输。我担心的是关于运行16-20行1-2个脚，这就是为什么我想使用串行链接（16： 1个SERDES），速率为100Mbps。 哪种方法对这个要求更好？ |
|
|
|
|
|
帮助PLZ。
|
|
|
|
|
|
在V5中，SERDES不能在一个链路中支持-16数据宽度。
因为您的数据速率不高，我认为您可以编写您的Serdes模块。 时机应该没问题。 -------------------------------------------------- -----------------------不要忘记回答，kudo，并接受为解决方案.------------- -------------------------------------------------- ---------- |
|
|
|
|
|
主站和从站（10）之间的电气连接如何？
|
|
|
|
|
|
任何人都可以解释我使用mmcm的7系列解串器和滑动特征的概念
|
|
|
|
|
只有小组成员才能发言，加入小组>>
2379 浏览 7 评论
2794 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2261 浏览 9 评论
3335 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2427 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
755浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
543浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
364浏览 1评论
1960浏览 0评论
681浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
2520
淘帖
3660
