完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
E，
时序报告会将DCM创建的抖动添加到总抖动中（您必须在时钟输入上指定抖动，因此也会添加）。 如果我记得，乘以10除以1，可能会增加300到500 ps的抖动。 在ppeak中“加”到峰值意味着你取所有峰值到峰值的平方和的平方根，得到峰峰值的答案（峰值到峰值平方增加，RMS会加算算，但我们不要 不指定RMS，我们指定峰到峰）。 因此，100 ps时钟输入抖动加上500 ps CLKFX，峰峰值为510 ps ...... 只有一半会影响您的时序余量（负峰值会使周期变小），因此必须具有松弛的时钟周期不再是10 ns（100 MHz）减去100 ps的1/2，而是10ns， - 255ps（ 9.74ns）。 无论如何，这些工具可以解决这个问题，所以你不必这样做。 总是只需要稍微松弛（时间余量）。 0松弛就在边缘，所以我喜欢至少有100ps的松弛（仅略微超过要求）。 负松弛意味着你无法满足时机要求。 Austin Lesea主要工程师Xilinx San Jose 在原帖中查看解决方案 |
|
|
|
|
|
我应该问“增加多少抖动......”
|
|
|
|
|
|
E，
时序报告会将DCM创建的抖动添加到总抖动中（您必须在时钟输入上指定抖动，因此也会添加）。 如果我记得，乘以10除以1，可能会增加300到500 ps的抖动。 在ppeak中“加”到峰值意味着你取所有峰值到峰值的平方和的平方根，得到峰峰值的答案（峰值到峰值平方增加，RMS会加算算，但我们不要 不指定RMS，我们指定峰到峰）。 因此，100 ps时钟输入抖动加上500 ps CLKFX，峰峰值为510 ps ...... 只有一半会影响您的时序余量（负峰值会使周期变小），因此必须具有松弛的时钟周期不再是10 ns（100 MHz）减去100 ps的1/2，而是10ns， - 255ps（ 9.74ns）。 无论如何，这些工具可以解决这个问题，所以你不必这样做。 总是只需要稍微松弛（时间余量）。 0松弛就在边缘，所以我喜欢至少有100ps的松弛（仅略微超过要求）。 负松弛意味着你无法满足时机要求。 Austin Lesea主要工程师Xilinx San Jose |
|
|
|
|
|
您可以将参数从Core Generator插入时钟向导，该工具将计算输出时钟的抖动量（请参阅附加快照）
eliascm写道： 如果我将一个10 MHz时钟输入到DCM_ADV并将其乘以10.0，那么我在100 MHz时钟输出上可以获得多少抖动？ 干杯，吉姆 |
|
|
|
|
|
|
|
|
|
|
只有小组成员才能发言，加入小组>>
2379 浏览 7 评论
2794 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2261 浏览 9 评论
3335 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2427 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
755浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
543浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
364浏览 1评论
1960浏览 0评论
681浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1910
评论
淘帖
3178
