完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
扫一扫,分享给好友
我试着在Vivado 2015.4和R2015b matlab组合上运行System Generator for DSP的Lab_1(http://www.xilinx.com/support/documentation/sw_manuals/xilinx2015_4/ug948-vivado-sysgen-tutorial.pdf)。
它一直工作到pdf文件的第20页上的Step-21。 当我点击'System Generator:Lab1_1'上的'Generate'时,我在Matlab编辑器上看到以下错误: ---------------------------------版本日志--------------- ------------------- Version PathSystem Generator 2015.4 C:/Xilinx/Vivado/2015.4Matlab 8.6.0.267246(R2015b)C: Program Files MATLAB R2015bVivado 2015.4 C: /Xilinx/Vivado/2015.4-------------------------------------------- ------------------------------------错误摘要:错误0001:Sysgen许可证签出失败。 XILINXD_LICENSE_FILE = C ...阻止:未指定----------------------------------------- --------------------------------------- 错误0001: 报道人:未说明 详细信息:Sysgen许可证签出失败。 XILINXD_LICENSE_FILE = C:/Xilinx/Vivado/2015.4/data/sysgen/hwcosim_compiler/pp_ethernet未设置环境变量LM_LICENSE_FILE。 许可证搜索路径:C:。Xilinx; C: Xilinx Vivado 2015.4 data sysgen hwcosim_compiler pp_ethernet; C: Xilinx Vivado 2015.4 data ipcore_licenses -------------------------------------------------- ------------------------------ 请帮我解决这个问题。 谢谢, Shruthi Sampathkumar |
|
相关推荐
2个回答
|
|
大家好,
我收到同样的错误,无法找到解决这个问题的方法。 我按照建议启动系统生成器,所有版本要求都在那里。 有人可以看看这个。 ---------------------------------版本日志--------------- ------------------- Version PathSystem Generator 2016.1 C:/Xilinx/Vivado/2016.1Matlab 8.6.0.267246(R2015b)C: Program Files MATLAB R2015bVivado 2016.1 C: /Xilinx/Vivado/2016.1-------------------------------------------- ------------------------------------错误摘要:错误0001:Sysgen许可证签出失败。 XILINXD_LICENSE_FILE = C ...阻止:未指定----------------------------------------- --------------------------------------- 错误0001: 报道人:未说明 详细信息:Sysgen许可证签出失败。 XILINXD_LICENSE_FILE = C:/Xilinx/Vivado/2016.1/data/sysgen/hwcosim_compiler/pp_ethernet未设置环境变量LM_LICENSE_FILE。 许可证搜索路径:C:。Xilinx; C: Xilinx Vivado 2016.1 data sysgen hwcosim_compiler pp_ethernet; C: Xilinx Vivado 2016.1 data ipcore_licenses -------------------------------------------------- ------------------------------ 问候, Namalka |
|
|
|
我也遇到了同样的问题 不知道如何解决
|
|
|
|
只有小组成员才能发言,加入小组>>
2414 浏览 7 评论
2821 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2292 浏览 9 评论
3371 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2458 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
1071浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
577浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
437浏览 1评论
1999浏览 0评论
722浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-19 20:10 , Processed in 1.217083 second(s), Total 48, Slave 42 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号