完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
谁能告诉我如何给FPGA SPARTAN6套件提供128位输入？
我们如何配置它通过16个开关接受128位输入？ 以上来自于谷歌翻译 以下为原文 can anyone tell me how to give 128 bit input to the FPGA SPARTAN6 kit ? How can we configure it to accept 128bit input through 16 switches? 
0
|
|
相关推荐
3个回答
|
|
|
你好
您使用的是哪种套件？ 您只能使用16个开关提供16位输入，并且无法提供128位输入。 问候，萨蒂什----------------------------------------------- --- --------------------------------------------请注意 - 如果提供的信息有用，请将答案标记为“接受为解决方案”。给予您认为有用的帖子。感谢.-- ---------------------------- --------------------- ---------------------- 以上来自于谷歌翻译 以下为原文 Hi Which kit are you using? You can only give 16bit input using 16 switches and it is not possible to give 128bit input. Regards, Satish ---------------------------------------------------------------------------------------------- Kindly note- Please mark the Answer as "Accept as solution" if information provided is helpful. Give Kudos to a post which you think is helpful. --------------------------------------------------------------------------------------------- |
|
|
|
|
|
如前所述，您只能从交换机获得16位WIDE输入，但是当2 ^ 16为65536时，您可以轻松配置交换机输入以将BRAM作为查找表进行寻址（事实上，您只需要7个交换机来生成
128种不同的输出）。 你究竟想做什么？ ----------“我们必须学会做的事情，我们从实践中学习。” - 亚里士多德 以上来自于谷歌翻译 以下为原文 As pointed out you can only have a 16 bit WIDE input from the switches but as 2^16 is 65536, you could easily configure the switch inputs to address a BRAM as a lookup table (in fact you'd only need 7 switches to produce 128 different outputs). Exactly what do you want to do? ---------- "That which we must learn to do, we learn by doing." - Aristotle |
|
|
|
|
|
嗨，
你想要什么与套件接口？ 如果您想测试某些逻辑，那么您可以使用VIO核心，您可以在其中为核心提供虚拟输入。 谢谢，AnirudhPS：请将此标记作为答案，以防它有助于解决您的问题。如果帖子引导您找到解决方案，请给予赞誉。 以上来自于谷歌翻译 以下为原文 Hi, What do you want to interface with the kit? In case you want to test some logic, then you can use the VIO core, where you can give virtual inputs to the core. Thanks, Anirudh PS: Please MARK this as an answer in case it helped resolve your query.Give kudos in case the post guided you to a solution. |
|
|
|
|
只有小组成员才能发言，加入小组>>
2414 浏览 7 评论
2821 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2292 浏览 9 评论
3371 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2458 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1068浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
577浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
437浏览 1评论
1999浏览 0评论
722浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
600
评论
淘帖
856
