完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
嗨，
我想测试IP核--- BRAM，它有真正的双端口，portA是'先写'，'总是启用'，portB是'先读'，'总是启用'。没有'常用时钟'。 在测试平台中，wea = 1，web = 0;有两个源时钟--- clka和clkb，其周期分别为8ns。此外， 对于地址和数据，＃0 wea = 1; 幅= 0; ADDRA = 0; 迪娜= 0; ＃10000 addra = 1; 迪娜= 2; ＃100 addrb = 0; ＃1000 addrb = 1; ＃30000 $停止; 在模拟波中，dout始终为x。 是什么造成的？ 问候， 索菲亚 
0
|
|
相关推荐
2个回答
|
|
|
@ sophia_123check如果dout仅连接到portb。
在打开wea = 1之前还要添加一个初始延迟; 即 ＃0 wea = 0; web = 0; ＃10000 wea = 1; ... - 如果提供的信息有用，请将答案标记为“接受为解决方案”。给予您认为有用且回复的帖子。 |
|
|
|
|
|
@muzafferthanks非常感谢你的答复。BRAM的界面是
blk_mem_gen_0 uut（.clka（clka）,. wea（wea），。addd（addra）,. dina（dina）,. douta（）,. clkb（clkb）,. web（web），。dib（）,. addrb（addrb）,. doutb（doutb））; 我在添加延迟后再次测试。但是存在同样的问题。 |
|
|
|
|
只有小组成员才能发言，加入小组>>
2383 浏览 7 评论
2800 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2263 浏览 9 评论
3336 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2430 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
756浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
545浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
366浏览 1评论
1963浏览 0评论
682浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
662
评论
淘帖
767
