完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
电子发烧友论坛|
嗨,
我对FPGA设计很陌生,更多的是学习如何使用所有工具。 无论如何,我的论文的大部分时间都在我的论文中运作良好,这就是BRAM的最后一个难题。 我使用ISE模板创建了1kx16(双端口)BRAM,并将模板代码复制到我的包装文件中并添加了UNISIM库和文件。 问题是它似乎没有模拟。 即使在我尝试写入地址之后,或者在我更改模板代码中的实例化泛型之后,模拟中RAM的输出也永远不会改变。 我找到的所有消息来源都说使用UNISIM,这正是我正在做的但仍然没有改变。 我到处搜索,我找不到清晰简洁的食谱。 基本上我只想从ISE VHDL模板(Sparta-3E)模拟BRAM,手动配置内存中的初始值会很好。 非常感谢 山姆 |
|
相关推荐
1个回答
|
|
|
我应该提一下,是的,我确保所有clk和读/写使能信号都正确并且正常工作。
|
|
|
|
|
只有小组成员才能发言,加入小组>>
3118 浏览 7 评论
3407 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2874 浏览 9 评论
3966 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
3057 浏览 15 评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
1325浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
1167浏览 1评论
/9
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2025-12-2 10:59 , Processed in 0.742617 second(s), Total 70, Slave 53 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191

淘帖
3670
