完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
嗨,
我在我的项目中使用Zynq 7000TEMAC核心。 根据核心的示例设计,我在示例设计的上下文中得到了所需的约束,除了主要的示例设计控件,这取决于特定的板。我使用的板是Zybo,所以我添加了示例设计控件到 UCF.example: NET“mac_speed”LOC = G15 | IOSTANDARD = LVCMOS33; #IO_L19N_T3_VREF_35NET“mac_speed”LOC = P15 | IOSTANDARD = LVCMOS33; #IO_L24P_T3_34NET“gen_tx_data”LOC = W13 | IOSTANDARD = LVCMOS33; #IO_L4N_T0_34NET“chk_tx_data”LOC = T16 | IOSTANDARD = LVCMOS33; #IO_L9P_T1_DQS_34 示例设计提供的约束例如是: INST“* trimac_core * STATGEN * ipic_rd_clear *”TNM =“stats_ref_to_host”; INST“* trimac_core * STATGEN * response_toggle *”TNM =“stats_ref_to_host”; INST“* trimac_core * STATGEN * rd_data_ref *”TNM =“stats_ref_to_host”; tiMESPEC“ TS_stats_ref_to_host“= FROM”stats_ref_to_host“TO”clock_generator_clkout1“8000 ps DATAPATHONLY; 当我映射这个项目时,有错误: 错误:放置:866 - 没有足够的有效站点放置以下IOB:IO标准:名称= LVCMOS18,VREF = NR,VCCO = 1.80,TERM = NONE,DIR = INPUT,DRIVE_STR = NR gmii_crs update_speed glbl_rst gmii_col reset_error pause_req_s config_board mii_tx_clkERROR :位置:866 - 没有足够的有效站点来放置以下IOB:IO标准:名称= LVCMOS18,VREF = NR,VCCO = 1.80,TERM = NONE,DIR = OUTPUT,DRIVE_STR = 12 gmii_txd gmii_txd gmii_txd gmii_txd gmii_txd gmii_txd gmii_txd gmii_txd gmii_tx_clk activity_flash frame_error frame_errorn tx_statistics_s rx_statistics_s phy_resetn serial_response gmii_tx_er gmii_tx_en mdc activity_flashnERROR:Place:866 - 没有足够的有效站点放置以下IOB:IO标准:名称= LVCMOS18,VREF = NR,VCCO = 1.80,TERM = NONE,DIR = BIDIR,DRIVE_STR = 12 mdioERROR:位置:866 - 没有足够的有效站点放置以下IOB:IO标准:名称= LVCMOS18,VREF = NR,VCCO = 1.80,TERM = NONE,DIR = INPUT,DRIVE_STR = NR gmii_rxd gmii_rxd gmii_r xd gmii_rxd gmii_rxd gmii_rxd gmii_rxd gmii_rxd gmii_rx_er gmii_rx_dvERROR:Place:866 - 没有足够的有效站点放置以下IOB:IO标准:名称= LVCMOS18,VREF = NR,VCCO = 1.80,TERM = NONE,DIR = INPUT,DRIVE_STR = NR gmii_rx_clkERROR :Pack:1654 - 时序驱动的放置阶段遇到错误。 有人知道发生了什么以及如何纠正错误吗? 问候, 索菲亚 |
|
相关推荐
1个回答
|
|
检查Zybo板上可用设备中的可用引脚,网址为以下链接.https://www.xilinx.com/support/packagefiles/z7packages/xc7z010clg400pkg.txt根据可用的引脚位置验证.xdc文件中的引脚分布,以了解
错误。 -------------------------------------------------- ----------------------------别忘了回复,给予kudo并接受为解决方案--------- -------------------------------------------------- ------------------- |
|
|
|
只有小组成员才能发言,加入小组>>
2429 浏览 7 评论
2831 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2298 浏览 9 评论
3378 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2468 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
1364浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
596浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
460浏览 1评论
2013浏览 0评论
738浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-29 04:23 , Processed in 1.211769 second(s), Total 76, Slave 60 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号