完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛
2254
|
嗨，我是FPGA的Vivado工具的初学者。
我的FPGA是Kintex7系列的XC7K325T-2FFG900C。 我安装了vivado，并且获得了我购买FPGA时获得的凭证。 作为手册，我去了xilinx.com/getlicense。 然后，在写完我的优惠券代码后，我按下了“立即兑换”按钮，并在“基于证书的许可证”选项卡中获得了许可证。 在“基于证书的许可证”选项卡的许多复选框中，我只选择了在输入凭证代码后获得的复选框，然后推送了“生成节点锁定许可证”。 之后，在“管理许可证”选项卡中，我执行了手册推荐的操作，并从xilinx获取了我的电子邮件许可文件。 然后我打开vivado并在“管理许可证”中复制了我下载的许可证。 但是当我为我的FPGA物种制作一个项目并合成一个简单的模块时，错误日志消息显示“找不到功能'合成'和/或设备'xc7k325t'的有效许可证。 我做了什么错了？ 帮帮我吧。 
0
|
|
相关推荐
5个回答
|
|
|
嗨@ kbj1213，
这是host_ID不匹配问题。 许可证文件中给出的主机ID是207c8f56d9b2。 如果这不是机器的主机ID，请重新托管许可证。 请访问https://www.xilinx.com/support/answers/36136.html 如果Host-ID是正确的，那么请附上Tcl命令的输出xinfo.txt report_environment -file xinfo.txt 谢谢，Arpan ----------------------------------------------- - - - - - - - - - - - - - - - - - - - - - - - -请注意- 如果提供的信息有用，请将答案标记为“接受为解决方案”。给予您认为有用且回复的帖子。感谢Kudos .-------------------- -------------------------------------------------- ------------------------ 在原帖中查看解决方案 |
|
|
|
|
|
嗨@ kbj1213，
您是否可以打开Vivado许可证管理器，如果您在列表中看到许可证，请告诉我们？ 你也可以在tcl命令中执行命令： report_environment -file /report.rpt 并在您对这篇文章的回复中附上生成的文件？ 谢谢， 弗洛朗 FlorentProduct应用工程师 - Xilinx技术支持EMEA ------------------------------------------ -------------------------------------------------- ----------------------------不要忘记回复，kudo，并接受作为解决方案。 |
|
|
|
|
|
您好，谢谢您的回复。
我的许可证列表就像我上传的图片一样。 底部的许可证是XPS。 他们都是许可证。 关于报告，文本上传到控制台。 信息：[Common 17-635]现在获取报告信息。 这可能需要一些时间：[通用17-633]获取系统信息...信息：[通用17-632]获取软件环境信息...信息：[通用17-629]获取Vivado首选项...信息 ：[Common 17-630]获取安装信息... INFO：[Common 17-628]获取DLL信息... INFO：[Common 17-631]获取许可证信息... INFO：[Common 17-634] Done 获取报告信息。 |
|
|
|
|
|
我重新上载我的图像，因为文本非常小
|
|
|
|
|
|
嗨@ kbj1213，
这是host_ID不匹配问题。 许可证文件中给出的主机ID是207c8f56d9b2。 如果这不是机器的主机ID，请重新托管许可证。 请访问https://www.xilinx.com/support/answers/36136.html 如果Host-ID是正确的，那么请附上Tcl命令的输出xinfo.txt report_environment -file xinfo.txt 谢谢，Arpan ----------------------------------------------- - - - - - - - - - - - - - - - - - - - - - - - -请注意- 如果提供的信息有用，请将答案标记为“接受为解决方案”。给予您认为有用且回复的帖子。感谢Kudos .-------------------- -------------------------------------------------- ------------------------ |
|
|
|
|
只有小组成员才能发言，加入小组>>
2355 浏览 7 评论
2776 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2245 浏览 9 评论
3321 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2409 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
723浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
516浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
326浏览 1评论
729浏览 0评论
1929浏览 0评论
/7 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
评论
淘帖
1615
