完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛
3382
|
嗨，我对看门狗定时器有一些疑问。
首先，我在哪里可以找到Kintex7的CFG_MCLK规格？ 在UG470中，它表示它是标称50MHZ（对于所有7个系列？），看门狗使用的是预分频为256的版本（它给我们大约200Khz）。 同样在UG中，它表示看门狗时钟的范围从100Khz到300Khz。 我找不到Kintex7 DS（DS182（v2.8））中包含的公差规范。 为了增加混乱，它说在00470年看门狗定时器周期是5,120ns，但根据我的计算它是5,210 MICROseconds，然后它继续说2 ** 30计数器值最大值。 看门狗的超时为5,498秒（相当于5,120ns）。 如果实际使用5,12us这意味着5498秒！ 我需要知道实际的时钟频率，因为我遇到了5分钟的超时，在最坏的情况下我的计算超时为1秒（假设最坏情况为300Khz，计数器值为0x000493E0）。 另外如何禁用比特流的看门狗？ 通过使用：“set_property BITSTREAM.CONFIG.tiMER_CFG 0x00000000 [current_design]”??? 
0
|
|
相关推荐
8个回答
|
|
|
一世，
规范就在配置用户指南UG470中，“100到300 KHz”，如上所述，来自配置逻辑使用的内部时钟。 是的，那是微秒，而不是纳秒。 该值表示为纳秒是文档中的错误。 最慢的是100 KHz，最快是300 KHz，如表5-34所示，是的。 但... ds182中的表69还提供了更多详细信息。 看门狗计数器的最大值为100 MHz或390,625 Hz。 由于数据表适用于所有数值，因此该时钟产生的最高频率可能是最低频率（请注意，在-1L部分，0.9v时，数字较低）。 同样来自UG470： “要使用看门狗监视比特流配置，请将TIMER_CFG_MON设置为1，并在写入比特流中的TIMER寄存器时设置所需的TIMER_VALUE.TIMER_VALUE应足以覆盖整个FPGA配置时间，直到启动完成。启动时的任何等待时间 DCI匹配，MMCM锁定或DONE也应包括在内。“ 因此，不设置它，意味着它不被使用（默认）。 Austin Lesea主要工程师Xilinx San Jose |
|
|
|
|
|
我明白。
谢谢您的回答。 对于主模式下CCLK的100Mhz的数据表值，但UG470表示“看门狗使用专用内部时钟CFG_MCLK，其标称频率为50 MHz”。 我是否应该明白CFG_MCLK是CCLK？ 另外我认为不要发布文档中其他地方取代的数值是个好主意。 至于禁用计数器，我问如何在Vivado中进行，因为UG470清楚它是如何在FPGA中完成的，但是对于Vivado我指的是UG908，其中它表示默认值为BITSTREAM.CONFIG.TIMER_CFG 是“无”，它必须是一个8位十六进制字符串。 如何将此属性设置为“none”？ 它会接受“无”字符串吗？ 我尝试设置没有值，它返回一个错误。 另外它说BITSTREAM.CONFIG.TIMER_CFG不能与BITSTREAM.CONFIG.TIMER_USR一起使用，但这意味着什么？ 从UG470可以清楚地看到，如果它们使用相同的计数器值，则可以同时启用它们。 |
|
|
|
|
|
我忘了说我理解“没有设置”BITSTREAM.CONFIG.TIMER_CFG属性是什么意思，但在我的批处理运行中，我必须将其设置为一个比特流并为另一个比特流取消设置。
当然只有两个比特流，我可以颠倒它们的生成顺序，但我希望有一个确定的方法来设置它，就像我想要的那样。 |
|
|
|
|
|
见UG470：
可以在比特流中或通过任何配置端口启用看门狗，方法是写入TIMER寄存器。 在回退配置期间和之后禁用看门狗。 成功的回退配置启动的成功IPROG重新配置是重新启用Watchdog所必需的。 |
|
|
|
|
|
我知道没有必要为Fallback比特流禁用它。
但我仍然想知道如何在Vivado中使用set_property取消它（这是一个更普遍的问题）。 以及BITSTREAM.CONFIG.TIMER_CFG和BITSTREAM.CONFIG.TIMER_USR之间的交互如何工作（如果我设置一个然后另一个被覆盖或者什么？）。 |
|
|
|
|
|
如果要禁用定时器，则不要设置属性。如果将TIMER_CFG属性设置为任何值，则启用CFG定时器。如果将TIMER_USR属性设置为任何值，则启用USR定时器。比特流
代码将自动启用或禁用计时器。 这两个计时器用法是相互排斥的.. |
|
|
|
|
|
显然在UG628中查找旧的BitGen，将TIMER_CFG或TIMER_USR属性设置为0x00将禁用两个定时器（不要认为计数器的使用从0x00到0x00）。
UG470建议有一种方法可以启用两个计时器（具有相同的计数器值），但我不知道是否可以使用实际的Vivado接口执行此操作。 |
|
|
|
|
|
|
|
|
|
|
只有小组成员才能发言，加入小组>>
2380 浏览 7 评论
2797 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2262 浏览 9 评论
3335 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2428 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
756浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
544浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
365浏览 1评论
1962浏览 0评论
681浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
评论
淘帖
1665
