完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
头文件主要使用“文件包括”处理,所谓“文件包含”处理是一个源文件可以将另外一个源文件的全部内容包含进来,即将另外的文件包含到本文件之中。Verilog语言提供了`include命令用来实现“文件包含”的操作。
我在头文件中定义了一个全局变量如下: 我在使用这个全局变量时,始终提示找不到这个全局变量: 出现这个问题,主要有两方面原因: 1、头文件类型需要注意: 其中箭头部分可以修改类型。 2、引用错误: output reg [WIDTH-1:0] LED;上面是错误的,正确如下: output reg [‘WIDTH-1:0] LED; 其中第一个引起出错的可能比较小,试过用其他类型(Verilog源文件类型)也不会有问题。 关于文件包含的使用注意以下几点: |
|
|
|
只有小组成员才能发言,加入小组>>
2378 浏览 7 评论
2793 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2260 浏览 9 评论
3334 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2426 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
751浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
537浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
361浏览 1评论
1955浏览 0评论
678浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-11-20 14:25 , Processed in 1.411231 second(s), Total 78, Slave 62 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号