完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛
1153
|
在vivado 2016.1中可以选择重新定时。
我有这种层次数据路径设计，其中触发器处于最顶层，我希望在重新定时完成后，应将触发器移动到较低层次以匹配时序。 但重新定时后，翻牌不会被移动。 我想要一些帮助。 
0
|
|
相关推荐
3个回答
|
|
|
我不确定重新定时是否能够做到这一点。
也许你应该在重新定时之前弄平数据路径模块。 - 如果提供的信息有用，请将答案标记为“接受为解决方案”。给予您认为有用且回复的帖子。 |
|
|
|
|
|
|
|
|
|
|
|
我查看了2016.2 tcl引用，它似乎不支持基于模块的此命令。
似乎自下而上的合成与重新定时是唯一的选择。在你有一个放置设计之后，你可以做一些物理优化运行来做更多的重新定时，但这只是在完全芯片级别。 - 如果提供的信息有用，请将答案标记为“接受为解决方案”。给予您认为有用且回复的帖子。 |
|
|
|
|
只有小组成员才能发言，加入小组>>
2388 浏览 7 评论
2803 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2270 浏览 9 评论
3338 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2438 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
767浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
551浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
382浏览 1评论
1974浏览 0评论
691浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
评论
淘帖
870
