完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
扫一扫,分享给好友
我正在使用vivado 2016.2我在我的程序中循环编写,它失败了,
[Synth 8-3380]循环条件在2000次迭代后不收敛 相同的程序在ISE14.3中执行正常,但发现在vivado2016.2中执行失败。 建议解决方案。 |
|
相关推荐
3个回答
|
|
https://forums.xilinx.com/t5/Synthesis/2014-1-Vivado-Synthesis-ERROR-Synth-8-3380-loop-condition-does/td-p/471940
谢谢和RegardsBalkrishan ----------------------------------------------- ---------------------------------------------请将帖子标记为 一个答案“接受为解决方案”,以防它有助于解决您的查询。如果一个帖子引导到解决方案,请给予赞誉。 |
|
|
|
balashyamu@gmail.com,
如果您可以共享RTL代码,那么我们将调试并为您提供Vivado Synthesis的正确解决方法。 --Syed -------------------------------------------------- -------------------------------------------请注意 - 请标记答案 如果提供的信息有用,请“接受为解决方案”。给予您认为有用并回复导向的帖子。感谢Kudos .------------------------ -------------------------------------------------- ------------------- |
|
|
|
想要实现日志功能,
function logarithm(a:integer)返回整数是变量temp,lo,lo_aux:integer:= 0; begin temp:= a / 2; 而temp / = 0 loop temp:= temp / 2; lo:= lo + 1; 结束循环; lo:= lo * 6931; 如果lo lo_aux:= 0; 别人lo_aux:= lo / 10000; 万一; return lo_aux; 结束函数对数; |
|
|
|
只有小组成员才能发言,加入小组>>
2379 浏览 7 评论
2794 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2261 浏览 9 评论
3335 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2427 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
755浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
543浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
364浏览 1评论
1960浏览 0评论
681浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-11-22 06:14 , Processed in 1.200850 second(s), Total 81, Slave 64 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号