完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
你好！
我想在Kintex 7（XC7K410T）设计中实现PLLE2_BASE原语，但实例化原语时不会突出显示。 此外，我收到不支持CLKFBOUT_MULT属性的警告。 谁能告诉我我做错了什么？ 这是警告的输出： 警告：Xst：1902 - 不支持单元topmodule中实例main_pll / PLLE2_BASE_inst的属性CLKFBOUT_MULT的值1 感谢致敬， 迈克尔 
0
|
|
相关推荐
3个回答
|
|
|
嗨迈克
警告是对的。 Kintex-7支持PLLE2_BASE。 CLKFBOUT _MULT十进制2至64 5指定在需要不同频率时将所有CLKOUT时钟输出相乘的量。 该数字与相关的CLKOUT＃_DIVIDE值和DIVCLK_DIVIDE值相结合 确定输出频率。 请检查您的实例并相应地更改它们。 我正在复制ug供你参考。（第350页） http://www.xilinx.com/support/documentation/sw_manuals/xilinx13_4/7series_hdl.pdf 希望有所帮助。 问候 Sikta 在原帖中查看解决方案 |
|
|
|
|
|
嗨迈克
警告是对的。 Kintex-7支持PLLE2_BASE。 CLKFBOUT _MULT十进制2至64 5指定在需要不同频率时将所有CLKOUT时钟输出相乘的量。 该数字与相关的CLKOUT＃_DIVIDE值和DIVCLK_DIVIDE值相结合 确定输出频率。 请检查您的实例并相应地更改它们。 我正在复制ug供你参考。（第350页） http://www.xilinx.com/support/documentation/sw_manuals/xilinx13_4/7series_hdl.pdf 希望有所帮助。 问候 Sikta |
|
|
|
|
|
|
|
|
|
|
只有小组成员才能发言，加入小组>>
2384 浏览 7 评论
2800 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2264 浏览 9 评论
3336 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2431 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
758浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
547浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
370浏览 1评论
1965浏览 0评论
684浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
2219
评论
淘帖
570
