完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
亲爱的大家,
在这里,我的想法是通过应用时钟门控概念来降低估计的功率。 在程序1中没有使用时钟门控(前4个文件)---我得到了一些结果。 现在没有更改.xdc文件,我担心程序基于锁存器的时钟门控。 程序2包括(接下来的2个文件)最终功率估计是动态:0.765,信号:0.022,逻辑:0.002 I / O:0.741,静态:0.100所以,我的观察是由于BUFG不包括在内的I / O功率增加 clk路径。 请解决这个问题。 注1:IOSTANDARD仅适用于两个程序的LVCMOS33。 注2:这里我使用的是Vivado ver。 2015.01 谢谢& 问候, NVS Murthy |
|
相关推荐
2个回答
|
|
第一次实验的结果是什么?
-------------------------------------------------- ----------------------------别忘了回复,给予kudo并接受为解决方案--------- -------------------------------------------------- ------------------- |
|
|
|
第一个实验I / O功率0.513w(显示在第3个文件中)但是在第2个实验(应用时钟门控概念)中,逻辑功率降低但I / O功率增加(I / O 0.741)。
为什么? 可能的答案是:不包括BUFGCE或BUFHCE。 如何使用这些时钟缓冲区。 Xilinx Vivado工具功耗估算不正确支持(非用户炒作)注意:Exp1:前2个文件。 Exp2:接下来的2个文件 |
|
|
|
只有小组成员才能发言,加入小组>>
2424 浏览 7 评论
2826 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2294 浏览 9 评论
3375 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2465 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
1253浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
590浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
453浏览 1评论
2008浏览 0评论
732浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-25 23:16 , Processed in 1.406882 second(s), Total 81, Slave 64 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号