完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
你好
我将XAPP1275 hdmi TRD从xcku40移植到xcku115部分。 我能够完成综合和实现，但是比特流生成失败并出现以下错误。 [DRC 23-20]规则违规（RTSTAT-1）未布线的网络 - 2个网络未布线。 问题总线和/或网络是hdmi_example_kcu105_wrapper / hdmi_example_kcu105_i / gtnorthrefclk_buf / dru_ibufds_gt / U0 / IBUF_OUT [0]，hdmi_example_kcu105_wrapper / hdmi_example_kcu105_i / vid_phy_controller_0 / inst / gt_usrclk_source_inst / Q0_CLK1_GTREFCLK_OUT。 没有完全路由的网络我得到错误。 我对移植TRD所做的更改列表： 1）XCKU40至XCKU60 2）Vid phy通道位于X0Y16至X0Y12 3）DRU diff clk输入引脚位置 set_propertyPACKAGE_PIN V32 [get_ports DRU_CLK_IN_clk_p] set_propertyPACKAGE_PIN V33 [get_ports DRU_CLK_IN_clk_n] 
0
|
|
相关推荐
7个回答
|
|
|
添加更多细节。
实用程序缓冲区ibufdsgte的输出未完全路由。 ibufdsgte的输入是来自的差分时钟 董事会直接。 ibufdsgte的输出被送到视频phy 2.0的hdmi mgtrefclk端口。 |
|
|
|
|
|
Hi@kannan.govindasamy
你能在这里上传_routed.dcp文件吗？ 谢谢，迪皮卡.---------------------------------------------- ---------------------------------------------- Google之前的问题 张贴。 如果某人的帖子回答了您的问题，请将帖子标记为“接受为解决方案”。 如果你看到一个特别好的和信息丰富的帖子，考虑给它Kudos（左边的明星） |
|
|
|
|
|
嗨，
您可以下载该文件 https://www.dropbox.com/s/ko3q725jgobkyth/hdmi_example_kcu105_wrapper_top_routed.dcp?dl=0 谢谢， 卡纳安 |
|
|
|
|
|
Hi@kannan.govindasamy
我看到你在时钟区X0Y3中使用下面的IBUFDS_GTE3缓冲器并驱动GT实例的GTREFCLK0，GTNORTHREFCLK0引脚，这些引脚位于相同的时钟区域X0Y3中。 我认为你需要使用GTREFCLK0，GTREFCLK1引脚。 请检查一下。 hdmi_example_kcu105_wrapper / hdmi_example_kcu105_i / gtnorthrefclk_buf / dru_ibufds_gt / U0 / USE_IBUFDS_GTE3.GEN_IBUFDS_GTE3 [0] .IBUFDS_GTE3_I hdmi_example_kcu105_wrapper / hdmi_example_kcu105_i / vid_phy_controller_0 /安装/ gt_usrclk_source_inst / gen_standard_clocking.IBUFDS_GTE3_MGTREFCLK0_INST 谢谢，迪皮卡.---------------------------------------------- ---------------------------------------------- Google之前的问题 张贴。 如果某人的帖子回答了您的问题，请将帖子标记为“接受为解决方案”。 如果你看到一个特别好的和信息丰富的帖子，考虑给它Kudos（左边的明星） |
|
|
|
|
|
嗨Deepika，
我不确定，我明白你的意思是什么。 这是TRD xapp1275参考设计。 我只是从xcku40改为xcku115部分。 保持所有连接完好无损。 我唯一改变的是视频phy gt从X0Y12开始。 我不确定为什么它们位于x0y3的时钟区域。 “我看到你在时钟区域X0Y3中使用下面的IBUFDS_GTE3缓冲器并驱动GT实例的GTREFCLK0，GTNORTHREFCLK0引脚，这些引脚位于相同的时钟区域X0Y3。我认为你需要使用GTREFCLK0，GTREFCLK1引脚。请检查一下。” - >我怎么做？ 如果你可以更具描述性，那将是非常有帮助的。 连接明智我需要更改或指定任何内容吗？ 谢谢， 卡纳安 |
|
|
|
|
|
Hi@kannan.govindasamy
以下时钟端口被锁定到导致该问题的相同IO存储体127或时钟区域x0y3。 HDMI_RX_CLK_P_IN HDMI_RX_CLK_N_IN DRU_CLK_IN_clk_p DRU_CLK_IN_clk_n 尝试将DRU_CLK_IN_clk_p和DRU_CLK_IN_clk_n端口锁定到IO bank 128，看看它是否有帮助。 谢谢，迪皮卡.---------------------------------------------- ---------------------------------------------- Google之前的问题 张贴。 如果某人的帖子回答了您的问题，请将帖子标记为“接受为解决方案”。 如果你看到一个特别好的和信息丰富的帖子，考虑给它Kudos（左边的明星） |
|
|
|
|
|
嗨Deepika，
看起来HTG-K800板不支持来自bank 128（或相邻的四边形）的DRU时钟。 Vivado 2051.4没有提供vid phy gt IP来连接没有实用程序缓冲区的DRU时钟。 看起来很抓22 我能够联系一位希望在下一版本中为此提供vivado补丁的FAE。 感谢所有的大力支持！ 谢谢， 卡纳安 |
|
|
|
|
只有小组成员才能发言，加入小组>>
2427 浏览 7 评论
2828 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2295 浏览 9 评论
3377 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2467 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1259浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
591浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
455浏览 1评论
2009浏览 0评论
735浏览 0评论
/7 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
2027
评论
淘帖
1230
