完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
大家好
我在ML605板和ISE 13.2上使用Virtex 6 在Place& amp; Route,编译器报告以下错误: 参数:100 - 设计未完全路由。 在此设计中,有92934个信号未完全路由。 请参阅“system_top.unroutes”文件以获取所有未路由信号的列表。 检查PAR报告中的其他警告,这些警告可能表明这些网络无法路由的原因。 通过在列表窗口中选择“未布线的网络”,也可以在FPGA编辑器中评估这些网络。 我在这个论坛上传了thesystem_top.unroutes。 你能解释一下为什么以及究竟发生了什么? 谢谢 西罗 system_top.unroutes 7522 KB 以上来自于谷歌翻译 以下为原文 Hi all I'm using a Virtex 6 on a ML605 board and ISE 13.2 During the Place & Route, the compiler reports the following error: Par:100 - Design is not completely routed. There are 92934 signals that are not completely routed in this design. See the "system_top.unroutes" file for a list of all unrouted signals. Check for other warnings in your PAR report that might indicate why these nets are unroutable. These nets can also be evaluated in FPGA Editor by selecting "Unrouted Nets" in the List Window. I uploaded the system_top.unroutes on this forum. Could you explain me why and what's exactly happening? Thank you Ciro system_top.unroutes 7522 KB |
|
相关推荐
2个回答
|
|
嗨,请查看这篇文章http://www.xilinx.com/support/answers/30648.html您可以附上测试用例以便我们查看吗?谢谢,Deepika。
谢谢,迪皮卡.---------------------------------------------- ---------------------------------------------- Google之前的问题 张贴。 如果某人的帖子回答了您的问题,请将帖子标记为“接受为解决方案”。 如果你看到一个特别好的和信息丰富的帖子,考虑给它Kudos(左边的明星) 以上来自于谷歌翻译 以下为原文 Hi, Check this article http://www.xilinx.com/support/answers/30648.html Can you attach the test case so that we can have a look at? Thanks, Deepika.Thanks, Deepika. -------------------------------------------------------------------------------------------- Google your question before posting. If someone's post answers your question, mark the post as answer with "Accept as solution". If you see a particularly good and informative post, consider giving it Kudos (the star on the left) |
|
|
|
unroutes文件有一个未连接的信号名称列表。
与我们分享.ncd和.pcf文件进行调查。 -------------------------------------------------- ---------------------------------------------请将帖子标记为 如果提供的信息能够回答您的问题/解决您的问题,请“接受为解决方案”。给予您认为有用的帖子。 以上来自于谷歌翻译 以下为原文 The unroutes files has a list of unconnected signal names. Share .ncd and .pcf files with us for investigating this.----------------------------------------------------------------------------------------------- Please mark the post as "Accept as solution" if the information provided answers your query/resolves your issue. Give Kudos to a post which you think is helpful. |
|
|
|
只有小组成员才能发言,加入小组>>
2416 浏览 7 评论
2821 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2292 浏览 9 评论
3372 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2459 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
1155浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
583浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
449浏览 1评论
2004浏览 0评论
728浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-22 23:42 , Processed in 1.283412 second(s), Total 78, Slave 62 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号