完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
嗨,
我正在使用Vivado 13.2在Zynq 7000上实现嵌入式设计。这是我的设计流程 1)创建了一个新项目my_ip,其中包含1个ngc文件和2个从Xilinx Fifo Generator生成的Xilinx FIFO。 2)在合成和实现下包装my_ip,添加.ngc文件和IP文件组中的2个fifo.xci文件 3)创建顶级项目,添加zynq7游行系统,添加my_ip,自动连接 4)运行合成。 通过 5)运行实现。 2个批评警告:无法恢复非原始黑匣子“fifo0”/“fifo1” 6)选项设计失败:在现有库中找不到Blackbox“fifo0”。 我已经就这个问题讨论了相关主题,并认为我已经遵循了在打包IP时添加.xci文件的提示。 如果我错过了任何其他步骤,请告诉我。 谢谢! 最好, 晋 |
|
相关推荐
1个回答
|
|
嗨Shinya
这个问题在IPI设计中很常见。 它是由项目中的以下任一设置打包为IP引起的: Out-Of-Context.Ensure在项目打包之前,项目中没有Out-Of-Context IP。 属性框输入RTL代码。 Box Type设置将阻止Vivado在打包的IP中合成模块,因为顶级设计会将其视为黑盒子。 因此,实施可能会因黑盒错误而失败,或者由于缺少组件而将修剪附加逻辑。 此外,请检查您是否正在执行此过程。 http://www.xilinx.com/support/answers/60975.html 问候 Sikta |
|
|
|
只有小组成员才能发言,加入小组>>
2379 浏览 7 评论
2794 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2261 浏览 9 评论
3335 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2427 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
755浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
543浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
364浏览 1评论
1960浏览 0评论
681浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-11-22 02:19 , Processed in 1.181803 second(s), Total 76, Slave 59 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号