完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
你好
我在EDK8.2中生成了一个.bit文件,并且.bit文件可以直接下载到通过EDK8.2或IMPACT取代的FPGA。 现在,当我使用.bit文件在IMPACT中生成.mcs文件时,会产生如下警告: 警告:iMPACT:2257 - 存储在存储器中的比特流中的启动时钟已更改为“Cclk”,但原始比特流文件保持不变。 IfI忽略警告并生成.mcs文件,当我按边界扫描时,无法识别舞会。 如果我将prom添加到JTAG链并按下程序,则会出现错误: 错误:iMPACT:583 - '3':从设备读取的idcode与bsdl文件中的idcode不匹配。 信息:iMPACT:1578 - '3':设备IDCODE:00000000000000000000000000000000 信息:iMPACT:1579 - '3':预计IDCODE:00000101000001011001000010010011 PROGRESS_END - 结束操作。 经过的时间= 4秒。 我不知道我在EDK8.2中生成的.bit文件是不是正确的舞会格式或导致错误配置舞会的其他原因。 |
|
相关推荐
1个回答
|
|
警告无关紧要。
但是你的IDCODE都是零。 此时,如果您尝试将该位重新下载到FPGA中,是否可以再次配置? 因为所有零id通常表示PROG_B或INIT_B接地。我看到你'将prom添加到JTAG链',所以你是否自动初始化了链? 如果没有,试试这个。 右键单击iMPACT边界扫描窗口并选择“Initialize Chain ..”,让iMPACT找到链中的设备,然后您就不会被错误的JTAG链描述所困。 -------------------------------------------------- -------------------------------------------------- --------不要忘记回复,kudo,并接受为解决方案.---------------------------- -------------------------------------------------- --------------------------- |
|
|
|
只有小组成员才能发言,加入小组>>
2416 浏览 7 评论
2821 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2292 浏览 9 评论
3372 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2459 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
1136浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
581浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
447浏览 1评论
2002浏览 0评论
726浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-22 10:54 , Processed in 1.091045 second(s), Total 44, Slave 38 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号