完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
HI，
我正在尝试使用“7系列FPGA收发器向导”制作具有各种REFCLK输入的GTX收发器。关于向导的第2页，共7页需要REFCLK连接几何，并且生成的.xco没有C / QPLLREFCLKSEL端口，尽管它有7个REFCLK端口 对于每个PLL。 （GT0_GTGREFCLK_IN，GT0_GTNORTHREFCLK0_IN等）在未设置REFCLK几何图形的情况下，向导显示错误并且不生成.xco。 关于向导的第2页，共7页 没有REFCLKSEL端口，甚至存在7个REFCLK输入端口（在实例模板文件中） 我不能将Wizard用于这些应用程序吗？我应该实例化GTX2_COMMON＆amp; GTX2_CHANNEL原语？ （这很麻烦！）如果是这样，我在哪里可以得到GTX2_COMMON＆amp; GTX2_CHANNEL图书馆指南？ --Wizard ver2.6，ISE ver14.6（在lin64上运行） - 设备Kintex7 XC7K235T（在KC742板上） 谢谢大家.DOHI 
0
|
|
相关推荐
3个回答
|
|
|
嗨，
值将直接分配给tranceiver核心顶级文件中的portsCPLLREFCLKSEL和QPLLREFCLKSEL。 如果您想修改CPLLREFCLK，您可以按照以下两个步骤之一进行操作 - 1）重新定制7系列收发器内核，为CPLL选择正确的信号源。 2）不要添加.xco，而是手动添加vhdl或verliog文件，然后修改值。 如果您想要动态更改值，请将CPLLREFCLKSEL定义为输入端口并将其置于最高级别。 问候， 克里希纳 -------------------------------------------------- ---------------------------------------------请将帖子标记为 如果提供的信息能够回答您的问题/解决您的问题，请“接受为解决方案”。给予您认为有用的帖子。 |
|
|
|
|
|
嗨，smarell
谢谢你的回复。 现在我正在尝试1）你建议的方式。 无论如何，我在“ipcore_dir”目录中找到了2个包装文件。“transmit.vhd”和“transmit_gt.vhd” （传输是我给出的模块名称。） “GTXE2_COMMON”和4“transmit_gt”sare在“transmit.vhd”中实例化 和 1 GTXE2_CHANNEL在“transmit_gt.vhd”中实例化。 GTXE2_COMMON的端口QPLLREFCLKSEL映射为“001” GTXE_CHANNEL的端口CPLLREFCLKSEL映射为“001”。 如果我使用Verilog也一样。 这意味着无论向导设置如何，QPLL和所有通道CPLL都被选择为REFCLK0。 删除“高级时钟选项”时检查向导试试， 生成了相同的结构化包装器文件。 这意味着无论向导设置如何，所有通道都被选择为相同的REFCLK。 每当为每个通道分配一个单独的REFCLK时，有必要重写包装文件。 有谁知道gtwizard2.6发行说明的目录？ 谢谢你们， 土肥 |
|
|
|
|
|
我喜欢发布noteAR＃56454 http://www.xilinx.com/support/answers/56454.html但没有关于this.DOHI的问题
|
|
|
|
|
只有小组成员才能发言，加入小组>>
2378 浏览 7 评论
2793 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2260 浏览 9 评论
3334 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2426 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
751浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
537浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
361浏览 1评论
1955浏览 0评论
678浏览 0评论
/7 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
2647
评论
淘帖
1085
