完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
喜;
当我尝试使用edk 10.1.03生成比特流时，我在控制台上出现以下错误： 错误：MDT - 无效的目标包'fg676'错误：MDT - platgen失败并出现错误！make：*** [implementation / system.bmm]错误2请给我answerabout这个错误请; 
0
|
|
相关推荐
2个回答
|
|
|
嗨@ hamdipfe2015，
请检查以下AR： http://www.xilinx.com/support/answers/23059.html 我说你使用的是ISE 10.1所以请查看ISE 10.1的发行说明以获取支持的部件 http://www.xilinx.com/itp/xilinx10/books/docs/irn/irn.pdf --Syed -------------------------------------------------- --------------------------------------------请注意 - 请注明 如果提供的信息有用，请回答“接受为解决方案”。给予您认为有用并回复导向的帖子。感谢K-- -------------------------------------------------- --------------------- -------------------------------------------------- -------------------------------------------请注意 - 请标记答案 如果提供的信息有用，请“接受为解决方案”。给予您认为有用并回复导向的帖子。感谢Kudos .------------------------ -------------------------------------------------- ------------------- |
|
|
|
|
|
认为你syed的帮助，但ise的版本是10.1.03，我做更新SP3（ISE基础 - 10.1 Service Pack 3，ISE IP更新 - 10.1 Service Pack 3，设备支持 - 10.1 Service Pack 3，嵌入式开发套件
- 10.1 Service Pack 3，ChipScope Pro - 10.1 Service Pack 3，DSP工具 - 10.1 Service Pack3，PlanAhead - 10.1 Service Pack 3，编程工具 - 10.1 Service Pack 3）但错误（Re：ERROR：MDT - 无效的目标包' fg676'）仍然存在？ |
|
|
|
|
只有小组成员才能发言，加入小组>>
2360 浏览 7 评论
2779 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2247 浏览 9 评论
3324 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2411 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
725浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
520浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
330浏览 1评论
734浏览 0评论
1933浏览 0评论
/7 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
777
评论
淘帖
1224
