完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛
12669
|
有没有办法改变比特流文件位于Vivado（2016.1）内的位置？
我知道我可以在Tcl控制台上输入tcl命令“write_bitstream”（https://forums.xilinx.com/xlnx/board/crawl_message?board.id=OTHER&message.id=9394）。 我想要做的是在Vivado GUI中更改默认位置和文件名（../bitstream/bitstream.bit）。 这样，每次点击“生成比特流”时，比特流都将保存为../bitstream/bitstream.bit。 我尝试在“项目设置 - >比特流”位下的“更多选项”下添加“[normal normalize ../bitstream]/bitstream.bit”，这会产生错误消息“ERROR：[Common 17-165]位置太多 解析'C：/temp/SCCB/work/project.runs/bitstream/bitstream.bit'时的选项，请输入'write_bitstream -help'作为使用信息。“ 谢谢， 威利 
0
|
|
相关推荐
2个回答
|
|
|
项目模式的整个想法（我假设您正在使用项目模式）是您选择使用Vivado项目结构。
项目结构的存在是为了简化将设计从RTL引入比特流（甚至调试）的用户体验，处理所有挑剔的细节。 - 存储什么 - 什么时候存储它 - 存放地点 - 要生成的日志文件和报告文件 - 放在哪里 - 需要运行流程时 - 等...... 比特流生成过程是该过程的最后一步，因此得到的比特流进入项目结构内的预定位置。 没有“项目模式”选项来更改该位置。 您最好的选择是尝试将文件从实施过程生成的位置复制到新位置。 您可能（我从未尝试过）通过tcl.post脚本执行此操作。 但是，脚本的构造不会是微不足道的，因为tcl.post在后台进程中运行，这意味着它无法访问所有项目基础结构的东西。 具体来说，您不能在其中执行“get_files”之类的操作，因为它无法访问Vivado数据库（管理文件列表的位置）。 我很确定（但不确定）tcl.post脚本在Tcl shell中运行，其中当前目录已经设置为.runs / impl_1目录，这是运行管理器放置比特流的位置。 因此，您用于tcl.post的Tcl脚本会读取类似的内容 文件副本.bit 然后，您需要为脚本本身找到一个合适的位置 - 您可以将它放在文件系统中的任何位置，但将它放在项目基础结构中的某个位置可能是有意义的 - 甚至可能是位文件所在的目录（。 运行/ impl_1）。 然后，您需要进入GUI并在Implementation Settings中设置Write Bitstream的tcl.post以指向您编写的脚本。 为项目完成此操作后，每次生成比特流时，都会在生成.bit文件后调用脚本，并且脚本会将其复制到所需位置。 Avrum 在原帖中查看解决方案 |
|
|
|
|
|
项目模式的整个想法（我假设您正在使用项目模式）是您选择使用Vivado项目结构。
项目结构的存在是为了简化将设计从RTL引入比特流（甚至调试）的用户体验，处理所有挑剔的细节。 - 存储什么 - 什么时候存储它 - 存放地点 - 要生成的日志文件和报告文件 - 放在哪里 - 需要运行流程时 - 等...... 比特流生成过程是该过程的最后一步，因此得到的比特流进入项目结构内的预定位置。 没有“项目模式”选项来更改该位置。 您最好的选择是尝试将文件从实施过程生成的位置复制到新位置。 您可能（我从未尝试过）通过tcl.post脚本执行此操作。 但是，脚本的构造不会是微不足道的，因为tcl.post在后台进程中运行，这意味着它无法访问所有项目基础结构的东西。 具体来说，您不能在其中执行“get_files”之类的操作，因为它无法访问Vivado数据库（管理文件列表的位置）。 我很确定（但不确定）tcl.post脚本在Tcl shell中运行，其中当前目录已经设置为.runs / impl_1目录，这是运行管理器放置比特流的位置。 因此，您用于tcl.post的Tcl脚本会读取类似的内容 文件副本.bit 然后，您需要为脚本本身找到一个合适的位置 - 您可以将它放在文件系统中的任何位置，但将它放在项目基础结构中的某个位置可能是有意义的 - 甚至可能是位文件所在的目录（。 运行/ impl_1）。 然后，您需要进入GUI并在Implementation Settings中设置Write Bitstream的tcl.post以指向您编写的脚本。 为项目完成此操作后，每次生成比特流时，都会在生成.bit文件后调用脚本，并且脚本会将其复制到所需位置。 Avrum |
|
|
|
|
只有小组成员才能发言，加入小组>>
2379 浏览 7 评论
2794 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2261 浏览 9 评论
3335 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2427 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
755浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
543浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
364浏览 1评论
1960浏览 0评论
681浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
评论
淘帖
3533
