完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
你好,
我正在使用XC7K160和DDR3设计电路板。 我有一个100MHz LVPECL差分时钟来自CDCM6208时钟发生器,终止于HP bank 34中的引脚AC4 / AC3。我的时钟信号为2.5V,bank 34由1.5V供电。 我在模拟此接口以验证信号完整性时遇到问题。 我正在使用通用的K7 IBIS模型,看起来大包电容导致我看到的振铃。 即使我将我的时钟发生器部分切换到KC705评估板上使用的SIT9102部件,我仍然会收到一个响亮的信号。 我认为我的模拟是错误的,因为我甚至无法使KC705评估板接口看起来很好。 在模拟高速时钟输入时,是否需要使用不同的IBIS模型? 似乎K7输入的通用封装模型具有高电容,这就是导致振铃的原因。 |
|
相关推荐
1个回答
|
|
附上更好的截图。
|
|
|
|
只有小组成员才能发言,加入小组>>
2361 浏览 7 评论
2782 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2247 浏览 9 评论
3326 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2414 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
730浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
524浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
336浏览 1评论
742浏览 0评论
1935浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-11-9 09:19 , Processed in 1.333206 second(s), Total 77, Slave 60 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号