完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
我正在哀悼7系列设备上LVPECL支持的消亡。
我有一个需要360MHz LVPECL输入时钟的DAC。 Kintex LVDS（247mV，min）不具备LVPECL（500mV，min）所需的差分范围。 有可用的BLVDS，但没有规范，除了数据表中的非信息的这一块： “BLVDS的视频点将根据拓扑和负载而有很大差异。” 有没有人有任何关于使用BLVDS或其他驱动Kintex LVPECL输入的方法的信息？ 谢谢， 巴里 
0
|
|
相关推荐
8个回答
|
|
|
以下应用说明http://www.xilinx.com/support/documentation/application_notes/xapp696.pdf来完成接口方案
_______________________________________________如果有助于解决您的查询，请将此帖子标记为“接受为解决方案”。 因此，它将有助于其他论坛用户直接参考答案。如果您认为该信息有用且面向答复，请给予此帖子称赞。 |
|
|
|
|
|
您可能希望使用带有外部电阻和/或电容的时钟的差分SSTL输出来实现所需的电平转换和衰减。
Lattice曾经有关于驱动各种差分标准的应用笔记，这些差分标准是它们的部件不直接使用电阻网络支持。 对于时钟，您还可以选择电容式进行电平转换。 - Gabor |
|
|
|
|
|
|
|
|
|
|
|
我有点惊讶的是，最小差分LVPECL输入电压高达347mV。
该设备的数据表是否可供审查？ ------您是否尝试在Google中输入问题？ 如果没有，你应该在发布之前。太多结果？ 尝试添加网站：www.xilinx.com |
|
|
|
|
|
这部分似乎需要最低400mV：http：//www.ti.com.cn/cn/lit/ds/symlink/dac3482.pdf
- 如果提供的信息有用，请将答案标记为“接受为解决方案”。给予您认为有用且回复的帖子。 |
|
|
|
|
|
我不同意这部分要求400mV差分。
第13页有两种规格，用于LVDS（不提及LVPECL作为OP提及）输入和DATACLK。 逻辑高电平/ Vab +为200mV，逻辑低电平/ Vab-为-200mV，这是200mV的差分规格。 ------您是否尝试在Google中输入问题？ 如果没有，你应该在发布之前。太多结果？ 尝试添加网站：www.xilinx.com |
|
|
|
|
|
|
|
|
|
|
|
我应该继续阅读。
这绝对是400mV的要求，脚注意味着这是一个真正的最小值，因为任何小于1000mV的电压都会导致性能下降，这在1250 MHz时要求很高。 ------您是否尝试在Google中输入问题？ 如果没有，你应该在发布之前。太多结果？ 尝试添加网站：www.xilinx.com |
|
|
|
|
只有小组成员才能发言，加入小组>>
2325 浏览 7 评论
2739 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2223 浏览 9 评论
3302 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2372 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
664浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
470浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
240浏览 1评论
677浏览 0评论
1870浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
984
评论
淘帖
2554
