完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
我在Kintex-7设计中使用PCIE IP核。
从IP示例中,模拟在MMCM user2输出处显示125Mhz。 我使用相同的核心,但在我的设计中它显示62.5Mhz。 两个设计之间的输入在100Mhz时是相同的,但是ser时钟不是。 这是我衡量的 IP示例 clkIN = 100mhz clk0 = 125 clk1 = 250 clk2 = 125(userclk) 我的设计 clkIN = 100mhz clk0 = 125 clk1 = 250 clk2 = 62.5(userclk) 我甚至没有触摸IP,但userclk是不一样的? |
|
相关推荐
1个回答
|
|
这是KC705主板吗?
还是其他一些董事会? 检查运行日志以构建您正在使用的比特流。 检查IP内核实例化中的选项。 Austin Lesea主要工程师Xilinx San Jose |
|
|
|
只有小组成员才能发言,加入小组>>
2384 浏览 7 评论
2800 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2264 浏览 9 评论
3336 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2431 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
757浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
547浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
369浏览 1评论
1965浏览 0评论
684浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-11-24 20:16 , Processed in 1.448428 second(s), Total 79, Slave 62 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号