完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
是否有可能只测量我自己的设计,没有输入和输出延迟。
我的意思是我可以将延迟设置为0或 在没有端口的情况下实现我的设计? 换句话说,我不希望我的设计有任何额外的延迟,以便路由到inout pad。 谢谢。 莱昂 |
|
相关推荐
3个回答
|
|
设计的精确时序报告包括输入和输出端点,因为这些是设计运行所必需的。
------您是否尝试在Google中输入问题? 如果没有,你应该在发布之前。太多结果? 尝试添加网站:www.xilinx.com |
|
|
|
|
|
|
|
如果您的设计的所有输入和输出都已注册,并且您没有将寄存器打包到IOB中,那么您将实现目标。
如果您仍然不同意,请发布显示完整路径延迟的时间报告,并准确解释您要从报告中“删除”的内容。 ------您是否尝试在Google中输入问题? 如果没有,你应该在发布之前。太多结果? 尝试添加网站:www.xilinx.com |
|
|
|
只有小组成员才能发言,加入小组>>
2331 浏览 7 评论
2745 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2227 浏览 9 评论
3304 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2378 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
677浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
480浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
253浏览 1评论
690浏览 0评论
1884浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-10-12 21:07 , Processed in 1.094199 second(s), Total 83, Slave 66 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号