完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
哪个报告包含有关设计中时钟数的准确信息？
更准确地说，构建阶段的哪个阶段产生最终设计的最准确的时钟信息？ 我问这个问题是因为以下原因。 在综合报告的时钟信息部分，我注意到系统时钟丢失了。 但是当我查看约束报告时，我注意到所有与系统时钟相关的控件都已满足。 我甚至注意到它生成的位文件也正常工作。 非常感谢有关此主题的任何帮助。 带着敬意 Vintu 以上来自于谷歌翻译 以下为原文 Which report contains the accurate information on the number of clocks in the design?. To be more precise , Which stage in the build stage produces the most accurate clock information with respect to final design?. I ask this question because of the following reason. In the clock information section of the synthesis report , I noticed that the system clock is missing. But when I look through the constraint report i notice that all the contriants related to the system clock is met. I even notice that the bit file generated out of it is working fine as well. Would appreciate any help on this topic. With regards Vintu 
0
|
|
相关推荐
2个回答
|
|
|
如果您使用ISE，最好和最准确的是在PAR之后检查。
您可以通过查看布局布线报告中的“时钟报告”部分来验证所有时钟是否正在使用正确的时钟布线资源。 例如，检查报告以确保不使用本地路由资源路由时钟。 “时钟报告”部分列出了以下内容： 由布局布线过程检测到的时钟网络 时钟网路由的时钟缓冲资源 时钟扇出 净倾斜 时钟网络到时钟负载的最大延迟 在vivado的情况下，有一些特定的tcl命令可用于获得时钟交互，时钟利用等。 以上来自于谷歌翻译 以下为原文 The best and most accurate would be to check after PAR if you are using ISE. You can verify that all of your clocks are using the proper clock routing resources by reviewing the “Clock Report” section in the Place and Route Report. For example, check the report to ensure that clocks were not routed using local routing resources. The “Clock Report” section lists the following:
|
|
|
|
|
|
嗨Vintu，
您的查询是否已解决？ 如果已解决，请将解决方案标记为答案。 如果还没有解决，请进一步说明。 甚至综合报告也应该显示时钟。 你能告诉我RTL原理图中只有你在综合报告中看不到的时钟信号吗？ 同时复制粘贴综合报告中生成的时钟报告和本文中的PAR报告，以便我们进一步帮助您。 谢谢，AnirudhPS：请将此标记作为答案，以防它有助于解决您的问题。如果帖子引导您找到解决方案，请给予赞誉。 以上来自于谷歌翻译 以下为原文 Hi Vintu, Is your query resolved? In case it is resolved, please mark the solution as an answer. Further notes in case it is not yet resolved. Even the synthesis report should be showing the clocks. Can you show me in the RTL schematic, only the clock signal which you cannot see in the synthesis report. Also copy paste your clock report generated in Synthesis report and the PAR report in this post so that we can further help you out. Thanks, Anirudh PS: Please MARK this as an answer in case it helped resolve your query.Give kudos in case the post guided you to a solution. |
|
|
|
|
只有小组成员才能发言，加入小组>>
2378 浏览 7 评论
2793 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2260 浏览 9 评论
3334 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2426 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
750浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
536浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
359浏览 1评论
753浏览 0评论
1955浏览 0评论
/7 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1060
评论
淘帖
1897
