完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
嗨,
我是FPGA开发的新手。 在收到lx9斯巴达6微型板后,我下载了ISE并开始玩它。 不幸的是我无法构建我的项目,因为它失败了,我无法处理错误。 我在lin64上使用fedora 16。 ... 编写NGDBUILD日志文件“test.bld”... NGDBUILD完成了。 流程“翻译”已成功完成 开始:“地图”。 运行地图...... 命令行:map -intstyle ise -p xc6slx9-csg324-2 -w -logic_opt off -ol high -t 1 -xt 0 -register_duplication off -r 4 -global_opt off -mt off -ir off -pr off -lc off - 关闭-o test_map.ncd test.ngd test.pcf 使用目标部分“6slx9csg324-2”。 进程2579:dbus_move_error()的参数不正确,断言“(dest)== NULL ||!dbus_error_is_set((dest))”文件dbus-errors.c第280行失败。 这通常是使用D-Bus库的某些应用程序中的错误。 D-Bus没有使用-rdynamic构建,因此无法打印回溯 处理“地图”失败 怎么了? 马库斯 |
|
相关推荐
1个回答
|
|
嗨,
我认为Fedora不支持ISE操作系统,请在此查看支持的操作系统列表,如果可能,请查看Xilinx支持的操作系统,如果错误再现,请提供设计详细信息。 但请检查以下链接是否有帮助 http://www.xilinx.com/support/answers/20944.htm 问候, Vanitha -------------------------------------------------- -------------------------------------------请在发布前进行谷歌搜索, 您可能会找到相关信息。请留下帖子 - “接受为解决方案”,如果提供的信息有用且回复,请给予赞誉 |
|
|
|
只有小组成员才能发言,加入小组>>
2416 浏览 7 评论
2821 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2292 浏览 9 评论
3372 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2458 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
1124浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
581浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
447浏览 1评论
2002浏览 0评论
725浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-22 00:36 , Processed in 1.319505 second(s), Total 77, Slave 60 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号