完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
你好
我在ISE做了一些简单的项目并模拟它们一切正常，但是突然它的模拟非常缓慢，而一个20ns的时钟周期大约需要4秒才能完成，你可以很容易地跟踪每个clk（50Mhz）的变化吧 似乎没有其他信号发生，只是clk变化。 提前致谢 
0
|
|
相关推荐
2个回答
|
|
|
事情并没有突然发生变化。
试着记住你成功模拟后的变化以及它第一次开始表现得很奇怪。 您可能会添加一些不允许时钟正常进行的组合反馈。 - 如果提供的信息有用，请将答案标记为“接受为解决方案”。给予您认为有用且回复的帖子。 |
|
|
|
|
|
我确定我什么都没做，我可以添加一件事，当ISim运行它说你有一些许可证问题，我检查了我的许可证，它没有过期。
我不是它可能与病毒有关，因为Modelsim也很慢。 不管怎么说，还是要谢谢你 |
|
|
2020-3-6 10:27:40
评论
|
|
只有小组成员才能发言，加入小组>>
2427 浏览 7 评论
2828 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2295 浏览 9 评论
3377 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2467 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1279浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
592浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
455浏览 1评论
2010浏览 0评论
736浏览 0评论
/7 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1066
淘帖
969
