完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
海，
我在verilog中真的很新。 当我模拟我的程序时，我得到了错误 ：模拟器：904 - 无法删除以前的模拟文件isim / cache_memorytest_isim_beh.exe.sim / cache_memorytest_isim_beh.exe。 请检查您的系统上是否有另一个此模拟实例正在运行，终止它然后重新编译您的设计。 系统错误消息：boost :: filesystem :: remove：访问被拒绝：“isim cache_memorytest_isim_beh.exe.sim cache_memorytest_isim_beh.exe”错误：模拟器：861 - 无法链接设计。 我在论坛中看到我们需要使用任务管理器或进程查看器来终止模拟器可执行文件（_isim_beh.exe）。 但是从哪里可以找到任务管理器或进程查看器？ 有一次，我使用系统任务mamager终止了ISE项目导航，但我仍然收到此错误。 谢谢 
0
|
|
相关推荐
7个回答
|
|
|
嗨，
您可以尝试清理项目文件。 转到项目 - >清理项目文件。 现在尝试重新运行模拟并检查问题是否仍然存在。 谢谢， 迪皮卡。 谢谢，迪皮卡.---------------------------------------------- ---------------------------------------------- Google之前的问题 张贴。 如果某人的帖子回答了您的问题，请将帖子标记为“接受为解决方案”。 如果你看到一个特别好的和信息丰富的帖子，考虑给它Kudos（左边的明星） |
|
|
|
|
|
：模拟器：904 - 无法删除以前的模拟文件isim / cache_memorytest_isim_beh.exe.sim / cache_memorytest_isim_beh.exe。
请检查您的系统上是否有另一个此模拟实例正在运行，终止它然后重新编译您的设计。 系统错误消息：boost :: filesystem :: remove：访问被拒绝：“isim cache_memorytest_isim_beh.exe.sim cache_memorytest_isim_beh.exe”错误：模拟器：861 - 无法链接设计。 我在论坛中看到我们需要使用任务管理器或进程查看器来终止模拟器可执行文件（_isim_beh.exe）。 但是从哪里可以找到任务管理器或进程查看器？ 有一次，我使用系统任务mamager终止了ISE项目导航，但我仍然收到此错误。 但是从哪里可以找到任务管理器或进程查看器？ - > --Venkat |
|
|
|
|
|
：模拟器：904 - 无法删除以前的模拟文件isim / cache_memorytest_isim_beh.exe.sim / cache_memorytest_isim_beh.exe。
请检查您的系统上是否有另一个此模拟实例正在运行，终止它然后重新编译您的设计。 系统错误消息：boost :: filesystem :: remove：访问被拒绝：“isim cache_memorytest_isim_beh.exe.sim cache_memorytest_isim_beh.exe”错误：模拟器：861 - 无法链接设计。 你好.. 错误消息（红色）本身给出了一个消息，即一个ISIM已经在后台运行...所以请关闭正在运行的ISIM并再次打开新的ISIM。 可以理解的是，当一个进程在后台进行时，除非关闭当前正在运行的进程，否则无法再次运行相同的进程。 如果这有帮助，请告诉我。 --Venkat |
|
|
|
|
|
|
|
|
|
|
|
非常感谢您的帮助。
但我仍然有同样的问题。 我关闭了所有模拟窗口，尽管它显示了相同的错误。 我在桌面上安装了Xilinx ISE 14.4，这是Windows 7，它没有任何这样的问题。 但是对于我的笔记本电脑，即使我关闭了我的模拟窗口，它也会显示相同的错误（模拟器：904和：模拟器：861），同时进行我的nextsimulation。 现在我必须手动清理我的文件夹中的所有模拟文件以进行nextsimulation运行。 这花了很多时间，请帮助。 谢谢 karthika |
|
|
|
|
|
嗨Karthika，
无需手动清理项目文件，这是繁琐的过程，您可以在项目导航器本身中执行此操作。 转到项目 - >清理项目文件...这也可以解决问题.. 你可以看到Vemulad的同样建议...... --Venkat |
|
|
|
|
|
嗨Karthika，
即使我在Xilinx ISE 14.7中遇到了同样的问题。 我所做的是从项目中删除了verilog（.v）文件[右键单击 - >删除]，并在其下创建了一个新的相同verilog文件。 这一次，模拟器运行得很好.. |
|
|
|
|
只有小组成员才能发言，加入小组>>
2414 浏览 7 评论
2821 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2292 浏览 9 评论
3371 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2458 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1071浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
577浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
437浏览 1评论
1999浏览 0评论
722浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1506
评论
淘帖
680
