完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
我目前正在使用示例设计文件模拟virtex-7 690tffg1927-3 GTH。
在以_exdes.v结尾的示例设计顶级文件中，我更改了参数EXAMPLE_SIM_GTRESET_SPEEDUP =“FALSE”，即使在2ms后，我也看不到信号gt0_txresetdone_i，gt0_rxresetdone_i，gt0_txfsmresetdone_iandgt0_rxfsmresetdone_igoing为高，因此示例设计不起作用。 那么，我想知道这个参数在生成的代码中一直“TRUE”的重要性以及为什么设计在这种情况下不起作用？这是GTH模型中的限制还是一个严格的要求 模特？ 
0
|
|
相关推荐
2个回答
|
|
|
SIM_RESET_SPEEDUP适用于GTX和GTH。
请查看UG476 http://www.xilinx.com/support/documentation/user_guides/ug476_7Series_Transceivers.pdf 第29页：如果SIM_RESET_SPEEDUP属性设置为TRUE（默认值），则使用近似的复位序列来加速模拟的复位时间，其中需要更快的复位时间。 如果SIM_RESET_SPEEDUP属性设置为FALSE，则模型会详细模拟硬件重置行为。 另请参见第79,81和205页的注释10。 问候， 结 |
|
|
|
|
|
HI，
我正在与Sourabh合作完成这个项目。 我同意当speedup参数为false时，gth应该像硬件一样，但事实并非如此。 示例模拟中的rx_startup fsm未声明重置已完成。 Afetr debuggin我认为userclk在一段时间后就会消失，并且rx_starup_fsm中的rx_state卡在5中，因为它没有得到resetdone。 有任何想法吗？ |
|
|
|
|
只有小组成员才能发言，加入小组>>
2414 浏览 7 评论
2821 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2292 浏览 9 评论
3371 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2456 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1048浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
577浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
435浏览 1评论
1998浏览 0评论
721浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
2735
评论
淘帖
876
