完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
大家好。
我目前正在使用GTH收发器实现更复杂的设计,这些收发器工作在2.8 GHz(5.6GB),我想知道我是否可以使用AXI4流以某种方式从收发器中提取输入数据。 有没有办法将数据写入内存并使用AXI4流快速读取? 如果这不是一个不错的方法,还有其他方法可以使用Virtex-7来解决这个问题吗? 以上来自于谷歌翻译 以下为原文 Hey all. I'm currently working on implementing a more complex design with the GTH transceivers which are operating at 2.8 GHz (5.6GBs) and am wondering if I can use AXI4 stream to somehow extract the incoming data from the transceivers. Is there a way to write the data to memory and read it fast enough with AXI4 stream? If this is not a decent approach, are there other methods to accomplish this problem using the Virtex-7? |
|
相关推荐
1个回答
|
|
长话短,未经编码的NRZ数据以5.6 GB / s的速度接收
简而言之,这是不可能做到的。 在5.6gbps时,您无法使用FPGA的“常规”(并行)I / O. 高速I / O(GTX / GTH)使用时钟数据恢复(CDR),因此必须使用协议以确保CDR保持锁定。 如上所述,你无法做你想做的事。 但是,你为什么要这样做? 这个5.6Gbps数据流来自哪里? 它代表什么? 我上面描述的问题非常普遍 - 我没有能够捕获此速率的未编码串行流的设备,因此我知道没有设备生成一个(因为生成没有设备可以接收的输出是没有意义的) )。 我们需要绘制数据 这意味着数据在某种程度上可以被分组为单词(因为“绘制”一个比特流并没有意义。如果这是一堆单词,必须有一些协议允许你构建 串行数据提取单词... 因此,除非这是一个非常奇怪的(和实验性的)输出设备,否则它不太可能以此速率生成未编码的位串行流。 Avrum 以上来自于谷歌翻译 以下为原文 Long story short, unencoded NRZ data is being received at 5.6 GB/s In a nutshell, this can't be done. At 5.6gbps you cannot use the "conventional" (parallel) I/O of the FPGA. The high speed I/O (GTX/GTH) use clock data recovery (CDR), and hence must use a protocol in order to ensure that the CDR can remain locked. So as described, you cannot do what you are trying to do. But, why do you want to do this? Where is this 5.6Gbps datastream coming from? What does it represent? The problems I describe above are pretty much universal - I no of no device that can capture an unencoded serial stream of this rate, and hence I know of no device that generates one (since it is pointless to generate an output that no device can receive). and we need plot the data This implies that the data is somehow able to be grouped into words (because it doesn't really make sense to "plot" a stream of bits. If this is a bunch of words, there must be some protocol to allow you to frame the serial data to extract the words... So, unless this is some very odd (and experimental) output device, it is unlikely that it really generates an unencoded bit serial stream at this rate. Avrum |
|
|
|
只有小组成员才能发言,加入小组>>
2424 浏览 7 评论
2826 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2294 浏览 9 评论
3375 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2465 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
1251浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
590浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
453浏览 1评论
2008浏览 0评论
732浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-25 21:43 , Processed in 1.321171 second(s), Total 78, Slave 61 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号