完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
我对这个领域非常陌生......我正在使用Spartan 3开发板。我需要通过RS232与计算机通信。
(假设输入时钟为25MHz,我已经为RS232 Rx和Tx编写了Verilog代码)。 “Spartan 3E入门套件用户指南”称RS232的FPGA引脚为“U8”和“M16”。 我该如何使用这些信息? 我的verilog代码包含“初始”块。 由于它们不可合成,我需要使用其他一些方法来初始化模块。 我想到在每个模块中使用“init”端口作为输入,初始化代码写在“always @(posedge init)”块中。 我需要做的是,在FPGA上电时将“init”端口逻辑驱动为高电平。 我能解决这个问题吗? 如果是,我应该将哪个引脚分配给“init”输入端口? 请帮忙......紧急 |
|
相关推荐
4个回答
|
|
S-3E入门套件板的引脚分配在.UCF文件中声明。
参考.UCF文件包含在随后可供下载的其余S-3E参考设计文件和指南文件中。 您应该查看这个(可下载的)Xilinx培训视频,该视频介绍了一些基本的FPGA设计和工具,包括引脚分配。 最终你会想要了解更多。 参考文档是UG625,即约束指南。 第2章介绍了输入(或捕获)设计约束的不同方法,包括引脚分配和IO信号标准以及驱动电平。 我的verilog代码包含“初始”块。 由于它们不可合成,我需要使用其他一些方法来初始化模块。 这与我的理解相矛盾! 建议您花几分钟时间使用合成与仿真设计指南UG626。 在版本13.4中,对“初始状态”的讨论从第62页开始。 最后,您是否阅读过新用户论坛README线程? 该主题中的第1项描述了Document Navigator以及如何下载和安装它。 它对Spartan-3设计的使用有点受限,但所有ISE设计工具参考文档都包含在Doc Nav工具中。 DocNav对于查找和访问数十亿和数十亿的Xilinx文档文件非常有帮助。 - 鲍勃埃尔金德 签名:新手的自述文件在这里:http://forums.xilinx.com/t5/New-Users-Forum/README-first-Help-for-new-users/td-p/219369总结:1。 阅读手册或用户指南。 你读过手册了吗? 你能找到手册吗?2。 搜索论坛(并搜索网页)以寻找类似的主题。 不要在多个论坛上发布相同的问题。 不要在别人的主题上发布新主题或问题,开始新的主题!5。 学生:复制代码与学习设计不同.6“它不起作用”不是一个可以回答的问题。 提供有用的详细信息(请与网页,数据表链接).7。 您的代码中的评论不需要支付额外费用。 我没有支付论坛帖子的费用。 如果我写一篇好文章,那么我一无所获。 在原帖中查看解决方案 |
|
|
|
S-3E入门套件板的引脚分配在.UCF文件中声明。
参考.UCF文件包含在随后可供下载的其余S-3E参考设计文件和指南文件中。 您应该查看这个(可下载的)Xilinx培训视频,该视频介绍了一些基本的FPGA设计和工具,包括引脚分配。 最终你会想要了解更多。 参考文档是UG625,即约束指南。 第2章介绍了输入(或捕获)设计约束的不同方法,包括引脚分配和IO信号标准以及驱动电平。 我的verilog代码包含“初始”块。 由于它们不可合成,我需要使用其他一些方法来初始化模块。 这与我的理解相矛盾! 建议您花几分钟时间使用合成与仿真设计指南UG626。 在版本13.4中,对“初始状态”的讨论从第62页开始。 最后,您是否阅读过新用户论坛README线程? 该主题中的第1项描述了Document Navigator以及如何下载和安装它。 它对Spartan-3设计的使用有点受限,但所有ISE设计工具参考文档都包含在Doc Nav工具中。 DocNav对于查找和访问数十亿和数十亿的Xilinx文档文件非常有帮助。 - 鲍勃埃尔金德 签名:新手的自述文件在这里:http://forums.xilinx.com/t5/New-Users-Forum/README-first-Help-for-new-users/td-p/219369总结:1。 阅读手册或用户指南。 你读过手册了吗? 你能找到手册吗?2。 搜索论坛(并搜索网页)以寻找类似的主题。 不要在多个论坛上发布相同的问题。 不要在别人的主题上发布新主题或问题,开始新的主题!5。 学生:复制代码与学习设计不同.6“它不起作用”不是一个可以回答的问题。 提供有用的详细信息(请与网页,数据表链接).7。 您的代码中的评论不需要支付额外费用。 我没有支付论坛帖子的费用。 如果我写一篇好文章,那么我一无所获。 |
|
|
|
非常感谢...非常有帮助.. :)
|
|
|
|
|
|
|
|
只有小组成员才能发言,加入小组>>
2423 浏览 7 评论
2824 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2294 浏览 9 评论
3374 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2465 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
1190浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
590浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
452浏览 1评论
2006浏览 0评论
731浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-24 06:16 , Processed in 1.376449 second(s), Total 84, Slave 68 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号