完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
将verilog文件设置为顶层模块的命令是什么?
在xilinx 14.1中,它是项目集sample.v但是对于13.1,任何人都可以帮助我吗? 如果我输入相同的命令,我得到错误消息..错误说它是无效的命令行。 |
|
相关推荐
1个回答
|
|
current_instance
(设置最高级别的设计) 您可以尝试阅读tcl用户指南。 有一个用于PlanAhead,另一个用于新的Vivado。 Austin Lesea主要工程师Xilinx San Jose |
|
|
|
只有小组成员才能发言,加入小组>>
2178 浏览 7 评论
2615 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2084 浏览 9 评论
3156 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2207 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
445浏览 1评论
1539浏览 1评论
在使用xc5vsx95T时JTAG扫片不成功,测量TDO无信号输出
2183浏览 0评论
515浏览 0评论
1657浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-5-9 17:02 , Processed in 1.103451 second(s), Total 78, Slave 62 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号