完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
HI，
我能够在vivado 2016.4中使用1735版本2加密来加密源verilog文件。 但我有一个RTL文件的层次结构。 我们可以将所有这些verilog文件加密成一个加密文件。 
0
|
|
相关推荐
4个回答
|
|
|
嗨@ ushakiran1989
有关加密的问题，请联系您的FAE。 http://www.xilinx.com/support/answers/68071.html 谢谢，维杰----------------------------------------------- ---------------------------------------------请将帖子标记为 一个答案“接受为解决方案”，以防它有助于解决您的查询。如果一个帖子引导到解决方案，请给予赞誉。 |
|
|
|
|
|
@ ushakiran1989yes，您可以在rtl设计中的任何位置启动加密过程。
我通常做的是将所有RTL文件附加到单个文件中，并保持顶层模块的端口暴露，但保护其他所有内容。 这就是你加密编译指示的位置问题。 - 如果提供的信息有用，请将答案标记为“接受为解决方案”。给予您认为有用且回复的帖子。 |
|
|
|
|
|
|
|
|
|
|
|
能不能把你用的license分享给我，我知道怎么将多个Verilog合成一个
|
|
|
2021-6-20 17:38:00
评论
|
|
只有小组成员才能发言，加入小组>>
2429 浏览 7 评论
2831 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2298 浏览 9 评论
3378 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2468 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1373浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
596浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
460浏览 1评论
2013浏览 0评论
738浏览 0评论
/7 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
10003
淘帖
3968
