完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
大家好，
我试图在verilog文件中将命令传递给系统。 （在最初的开始循环中） 我尝试使用$ system命令行。 它现在处于verilog标准，但它似乎不适用于vivado。 谁知道怎么做？ 这是我想要做的一个例子。 -------------------------------------------------- ---------------- module module_name （ 输入.... 输出.... ） initial begin $ system（“pwd”）; 结束 等等... -------------------------------------------------- ---------------- 谢谢你的帮助， Clément:) 
0
|
|
相关推荐
7个回答
|
|
|
嗨@ keklaquoi，
在gui中，您可以使用tcl.pre和tcl.post在合成之前和之后运行脚本作为运行的一部分。 所以每次运行综合时，这些脚本也会运行。 可以在综合设置中设置要调用的脚本。 您也可以在opt_design，place_design等之前调用脚本 有一点需要注意，合成运行在它自己的进程中，因此它基本上是一个外部程序，用于处理源文件。 这可能意味着您希望它可能没有的信息，例如 工作目录。 你可以通过使用相对路径解决这个问题。 如果将附加的脚本放入tcl.pre中，然后查看合成日志的开头，您可以看到它是如何工作的。 如果您想大量使用脚本，那么非项目流可能更可取。 它更快，总体上使用更少的内存，但你承担更多的责任。 用户指南892第4章有一个很好的部分和示例脚本。 如果这有帮助，请告诉我。 最好的问候艾丹 -------------------------------------------------- -------------------------------------------------- ---------------------如果帖子有您的问题的解决方案，请标记答案“接受为解决方案”。 -------------------------------------------------- -------------------------------------------------- --------------请将答案标记为“接受为解决方案”，如果这回答了您的问题，请给予您认为有用的帖子，并可以帮助其他用户------- -------------------------------------------------- -------------------------------------------------- ------- 在原帖中查看解决方案 pre.tcl 1 KB |
|
|
|
|
|
嗨@ keklaquoi，
你的用例是什么，你需要完成什么？ 您可以将tcl命令放在每个运行部分的tcl.pre和tcl.post中，也可以使用非项目模式来编写设计脚本。 Verilog不是我最强的，但我检查了Verilog语言参考手册，并且看不到$ system引用。 最好的问候艾丹 -------------------------------------------------- -------------------------------------------------- --------------请将答案标记为“接受为解决方案”，如果这回答了您的问题，请给予您认为有用的帖子，并可以帮助其他用户------- -------------------------------------------------- -------------------------------------------------- ------- |
|
|
|
|
|
嗨，
我需要生成config_files，这取决于我的模块参数。 我可以很容易地在我的程序之外生成它们。 但是每当我修改一个参数，忘记生成我的新配置文件时，我的综合（大约需要24小时）就会失败。 主要目的是自动化整个应用程序，以便我的模块直接生成我需要的config_file。 这是我想在模块中做的事情 -------------------------------------------------- -------------------------------------------------- ---- initial begin $ system（“Generate_config_file”）; $ readmemh（“config_file”，links）;结束 -------------------------------------------------- -------------------------------------------------- ---- 希望我对你很清楚， 谢谢你的帮助， 问候 克莱门特 |
|
|
|
|
|
@keklaquoi，
请参阅Vivado综合指南中的表6-5，UG901（链接） 它列出了Vivado支持的所有系统任务。 $ system不在该列表中。 谢谢， 叶夫根 |
|
|
|
|
|
|
|
|
|
|
|
嗨@ keklaquoi，
在gui中，您可以使用tcl.pre和tcl.post在合成之前和之后运行脚本作为运行的一部分。 所以每次运行综合时，这些脚本也会运行。 可以在综合设置中设置要调用的脚本。 您也可以在opt_design，place_design等之前调用脚本 有一点需要注意，合成运行在它自己的进程中，因此它基本上是一个外部程序，用于处理源文件。 这可能意味着您希望它可能没有的信息，例如 工作目录。 你可以通过使用相对路径解决这个问题。 如果将附加的脚本放入tcl.pre中，然后查看合成日志的开头，您可以看到它是如何工作的。 如果您想大量使用脚本，那么非项目流可能更可取。 它更快，总体上使用更少的内存，但你承担更多的责任。 用户指南892第4章有一个很好的部分和示例脚本。 如果这有帮助，请告诉我。 最好的问候艾丹 -------------------------------------------------- -------------------------------------------------- ---------------------如果帖子有您的问题的解决方案，请标记答案“接受为解决方案”。 -------------------------------------------------- -------------------------------------------------- --------------请将答案标记为“接受为解决方案”，如果这回答了您的问题，请给予您认为有用的帖子，并可以帮助其他用户------- -------------------------------------------------- -------------------------------------------------- ------- pre.tcl 1 KB |
|
|
|
|
|
是的，这一切都很好！我在tcl脚本中生成我的文件，用于启动y synthesisThanks all for all help，Regards，Clément
|
|
|
|
|
只有小组成员才能发言，加入小组>>
2379 浏览 7 评论
2794 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2261 浏览 9 评论
3335 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2427 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
755浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
543浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
364浏览 1评论
1960浏览 0评论
681浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
2739
评论
淘帖
1207
