[问答]

请问不同的IO级标准信号可以在xilinx spartan6-45t FPGA的同一个BANK中一起分配吗？

问答对人有帮助，内容完整，我也想知道答案 0 问题是：如果相同的VCCO电压，不同的IO级标准信号可以在xilinx spartan6-45t FPGA的同一个BANK中一起分配？例如LVDS 3.3 V，TMDS 3.3 V，LVCOMS3.3 VandLVTTL 3.3 V，它们可以在BANK0或BANK2中一起分配吗？ BANK3已分配到DDR3（+ 1.5 V），那么BANK3冗余IO端口是否可以分配给其他信号（+ 1.5 V）？ 0
2019-10-23 10:03:17　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × asd008 该类别下有 32 个回答。邀请回答 aaaa321 该类别下有 27 个回答。邀请回答 doublelove 该类别下有 26 个回答。邀请回答 vynywrwr 该类别下有 21 个回答。邀请回答 hgjhgd 该类别下有 19 个回答。邀请回答 bwerwer 该类别下有 18 个回答。邀请回答 hanyan533 该类别下有 18 个回答。邀请回答 Jaionm 该类别下有 18 个回答。邀请回答 wang2222222 该类别下有 17 个回答。邀请回答 handsomelchcpp 该类别下有 17 个回答。邀请回答 ningee 该类别下有 16 个回答。邀请回答 binro 该类别下有 16 个回答。邀请回答 wznnzw 该类别下有 15 个回答。邀请回答 myf888 该类别下有 15 个回答。邀请回答 guotong1984 该类别下有 14 个回答。邀请回答 yhxc 该类别下有 14 个回答。邀请回答 armortech 该类别下有 14 个回答。邀请回答 60user25 该类别下有 14 个回答。邀请回答 zcy615 该类别下有 14 个回答。邀请回答 wanglinhua2627 该类别下有 14 个回答。邀请回答举报李淑英相关推荐 • 哪些FPGA 6 Spartan引脚可以分配数据信号 1980 • LVCMOS33和LVCMOS25可以位于Spartan-6的同一个存储区吗？ 3256 • 请问这种选择会影响路由资源吗？ 1022 • Altera cyclone V 芯片可以在同一个BANK 实现既使用LVDS信号又使用1.8V的单端么 6937 • 请问Spartan6对同一银行的BUFPLL和MCB的限制是什么？ 2908 • 请教一个关于FPGA内部时钟资源的问题 2346 • FPGA引脚所属的IO Bank不同有关系吗 8339 • 请问我能这样配置器件以保证IO bank是电隔离的吗？ 871 • 请教一个SPARTAN-6的问题。 2283 • 可以直接将FPGA和那部分连接在一起吗？ 2406 2个回答

答案对人有帮助，有参考价值 0 http://www.xilinx.com/support/documentation/user_guides/ug381.pdf Austin Lesea主要工程师Xilinx San Jose

2019-10-23 10:16:04 评论举报潘晶燕

答案对人有帮助，有参考价值 0 例如LVDS 3.3 V，TMDS 3.3 V，LVCOMS3.3 VLVCMOS3.3 V和VLTTL 3.3 V，它们可以在BANK0或BANK2中一起分配吗？是的，有限制。您应该在DS162中搜索LVDS_33和TMDS_33。输入和输出的要求并不相同。 - 鲍勃埃尔金德签名：新手的自述文件在这里：http：//forums.xilinx.com/t5/New-Users-Forum/README-first-Help-for-new-users/td-p/219369总结：1。阅读手册或用户指南。你读过手册了吗？你能找到手册吗？2。搜索论坛（并搜索网页）以寻找类似的主题。不要在多个论坛上发布相同的问题。不要在别人的主题上发布新主题或问题，开始新的主题！5。学生：复制代码与学习设计不同.6“它不起作用”不是一个可以回答的问题。提供有用的详细信息（请与网页，数据表链接）.7。您的代码中的评论不需要支付额外费用。我没有支付论坛帖子的费用。如果我写一篇好文章，那么我一无所获。

2019-10-23 10:24:57 评论举报张晓宁