请教一个关于FPGA内部时钟资源的问题

2359

问答对人有帮助，内容完整，我也想知道答案 0 小弟最近在研究FPGA时钟资源的手册，遇到一个问题想请教各位大神。在Virtex6系列FPGA中，Bank分为top层和bottom层，请问我怎么查看一个Bank到底是在top层还是在bottom层呢？手册上说一个CMT只能驱动同一层的BUFGs，那么是不是一个CMT左右的两个时钟域内的IO Bank（最多4个IO Bank）必定都是在同一个层（top或bottom）里呢？ 0
2015-2-10 10:30:25　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × 刘英该类别下有 31 个回答。邀请回答 chenbingjy 该类别下有 27 个回答。邀请回答 yoonssica 该类别下有 22 个回答。邀请回答 houxiaoxiao 该类别下有 17 个回答。邀请回答小工兵该类别下有 16 个回答。邀请回答小萃米该类别下有 16 个回答。邀请回答 Elecfans管家该类别下有 15 个回答。邀请回答我爱妖妖该类别下有 14 个回答。邀请回答言尽于此33 该类别下有 14 个回答。邀请回答薄迪该类别下有 14 个回答。邀请回答 hxing 该类别下有 13 个回答。邀请回答那些年儿ing 该类别下有 13 个回答。邀请回答平漂流该类别下有 13 个回答。邀请回答小麦地该类别下有 12 个回答。邀请回答科比如我该类别下有 12 个回答。邀请回答倪love 该类别下有 12 个回答。邀请回答 xiekaboy 该类别下有 12 个回答。邀请回答 1653344032.827400 该类别下有 12 个回答。邀请回答 2013crazy 该类别下有 11 个回答。邀请回答英雄孤寂该类别下有 11 个回答。邀请回答举报倪love 相关推荐 • 全局时钟资源的例化方法有哪些？ 1851 • 如何正确使用FPGA的时钟资源？ 2655 • 关于ADC时钟的问题 3873 • 关于FPGA芯片资源介绍不看肯定后悔 2322 • 关于fpga的PID实现中，时钟和流水线的相关问题 3066 • FPGA时钟问题 4434 • 请教一个关于AD719x内部零电平校准和内部满量程校准的问题 304 • FPGA的基本结构 3467 • 全局时钟资源怎么使用？ 716 • 关于在斯巴达3an fpga内部断开时钟 1386 1个回答

答案对人有帮助，有参考价值 0 那个不应该叫层吧，应该是片子的上半部分和下半部分吧；BUFG只能被位于相同半边的CMT驱动

2015-2-10 10:30:44 评论举报英雄孤寂