完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
嗨,
我正在尝试将高速ADC参考设计移植到VC707板上。 ADC位于FMC模块上,因此通过FMC引脚HA_P / N,HB_P / N和LA_P / N连接到FPGA。 我遇到了时间错误,调查发现这个板子有一个奇怪的问题。 附图显示了HA引脚(红色),HB引脚(黄色)和LA引脚(蓝色)。 正如您所看到的那样,HA引脚和HB引脚分别被分开,而LA引脚分布在器件的几乎相对的两个位置之间。这导致连接到LA引脚的逻辑大致位于引脚的中点,这不是' 帮我解决时间问题。 我可以添加一些寄存器,但我想我会尝试确定LA引脚的引脚排列是否正确,因为它对我来说似乎不对。 有人可以帮忙吗? 我从VC707主UCF获得了引脚信息,目前正在使用VC707用户指南进行检查。 谢谢, 阿德里安 |
|
相关推荐
1个回答
|
|
|
|
|
|
只有小组成员才能发言,加入小组>>
2420 浏览 7 评论
2823 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2294 浏览 9 评论
3374 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2461 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
1157浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
584浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
450浏览 1评论
2005浏览 0评论
729浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-23 03:48 , Processed in 1.100382 second(s), Total 45, Slave 39 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号