完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
嗨,
我已经生成了一个SelectiO内核来捕获一些带有LVDS时钟的DDR LVDS输入。 查看示例项目(由ISE生成的项目),我看到了这个UCF文件: NET“CLK_IN_P”TNM_NET =“CLK_IN_P”; TIMESPEC“TS_CLK_IN_P”= PERIOD“CLK_IN_P”10ns HIGH 50%INPUT_JITTER 100ps; NET“CLK_IN_FWD_P”TNM_NET =“CLK_IN_FWD_P”; TIMESPEC“TS_CLK_IN_FWD_P”= PERIOD“CLK_IN_FWD_P”10ns HIGH 50%INPUT_JITTER 100ps; NET“CLK_TO_PINS_FWD_P”LOC =“Bank0”; NET“CLK_TO_PINS_FWD_N”LOC =“Bank0”; NET“DATA_OUT_TO_PINS_P ”LOC =“Bank0”; NET“DATA_OUT_TO_PINS_N ”LOC =“Bank0”; INST“rst_sync *”ASYNC_REG = TRUE; PIN“CLK_RESET”TIG; PIN“IO_RESET”TIG;该UCF文件是否应该成为一个例子? 我问的原因是,在那个UCF中,我无法找到任何方式将输入(在UCF中甚至没有提到)限制为时钟。 在我的设计中,我使用如下语句约束时钟的输入: INST“DATA_P”TNM = imx_tg2; INST“DATA_P”TNM = imx_tg2; INST“DATA_P”TNM = imx_tg2; INST“DATA_P”TNM = imx_tg2; INST“DATA_P”TNM = imx_tg2; INST“DATA_P”TNM = imx_tg2; INST“DATA_P”TNM = imx_tg2; INST“DATA_P”TNM = imx_tg2; TIMEGRP“imx_tg2”OFFSET = IN 1.155 ns有效2.31 ns“DCK_P”上升之前;我很难满足200 MHz时钟的限制,特别是考虑到输入(数据和时钟)直接连接到SelectIO 核心。 当然,如果我忽略了输入约束(就像在提供的UCF示例中那样),没有更多问题! 现在我的问题是:我应该相信这个例子吗? |
|
相关推荐
1个回答
|
|
你对约束有什么问题?是失败的偏移吗?
-------------------------------------------------- -----------------------不要忘记回答,kudo,并接受为解决方案.------------- -------------------------------------------------- ---------- |
|
|
|
只有小组成员才能发言,加入小组>>
2420 浏览 7 评论
2823 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2294 浏览 9 评论
3374 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2461 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
1169浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
585浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
451浏览 1评论
2005浏览 0评论
729浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-23 13:36 , Processed in 1.441170 second(s), Total 77, Slave 61 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号