完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
嗨，我是初学者，在FPGA上设计系统。
我检查了我的输出没有生成，所以我想要。 我有5个子模块，它们具有来自相同输入的时钟。 据我所知，考虑到不同金属与时钟输入的不同延迟，应对每个子模块进行时钟缓冲。 但在我的原理图中，我检查了所有子模块的时钟都没有缓冲区。 图中的蓝线是我的时钟。 我应该添加任何约束吗？ 我为所有顶级模块的输入和输出添加了时序约束。 
0
|
|
相关推荐
2个回答
|
|
|
我用Vivado。
|
|
|
|
|
|
嗨@ kbj1213，
由于没有缓冲区，净延迟将是时钟路径的延迟。 你能详细说明吗？ “据我所知，考虑到不同金属与时钟输入的不同延迟，应该为每个子模块进行时钟缓冲。” 谢谢，Arpan ----------------------------------------------- - - - - - - - - - - - - - - - - - - - - - - - -请注意- 如果提供的信息有用，请将答案标记为“接受为解决方案”。给予您认为有用且回复的帖子。感谢Kudos .-------------------- -------------------------------------------------- ------------------------ |
|
|
|
|
只有小组成员才能发言，加入小组>>
2384 浏览 7 评论
2800 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2264 浏览 9 评论
3336 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2431 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
757浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
547浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
369浏览 1评论
1965浏览 0评论
684浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1777
评论
淘帖
6119
