[问答]

在三态引脚上选择io'向导'错误的解决办法？

1776 Kintex

问答对人有帮助，内容完整，我也想知道答案 0 在ekintex 70部分Im使用时有一个erorr。我已经为16位双向总线实例化了一个选择io'向导'，合成器抱怨。我做了一个小小的测试项目，我知道你们喜欢说，它给出了以下警告。但是在大型设计上，它会成为一个错误！对我来说，三态使能引脚没有连接到芯片上的引脚，不是它是一个输出，所以它没有转换约束，测试设计没有用户约束文件，只是选择IO向导为选择IO IP制作的文件，所以我在xilinx代码中相当认真，而且正如我所说，虽然这是一个警告，但在大设计中，同样的事情就像一个大的红色错误。 [约束18-550]无法创建'SLEW'约束，因为net'U_test_io / tristate_output'没有直接连接到顶级端口。 Vivado忽略了'SLEW'，但保留了实现工具。 prxilxin_test_1.runs / impl_1 / .Xil / Vivado-2180- / dcp_2 / selectio_wiz_0.edf“：1024 prxilxin_test_1.xpr.zip 549 KB 0
2020-8-5 12:07:55　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × asd008 该类别下有 32 个回答。邀请回答 aaaa321 该类别下有 27 个回答。邀请回答 doublelove 该类别下有 26 个回答。邀请回答 vynywrwr 该类别下有 21 个回答。邀请回答 hgjhgd 该类别下有 19 个回答。邀请回答 bwerwer 该类别下有 18 个回答。邀请回答 hanyan533 该类别下有 18 个回答。邀请回答 Jaionm 该类别下有 18 个回答。邀请回答 handsomelchcpp 该类别下有 17 个回答。邀请回答 wang2222222 该类别下有 17 个回答。邀请回答 ningee 该类别下有 16 个回答。邀请回答 binro 该类别下有 16 个回答。邀请回答 wznnzw 该类别下有 15 个回答。邀请回答 myf888 该类别下有 15 个回答。邀请回答 guotong1984 该类别下有 14 个回答。邀请回答 yhxc 该类别下有 14 个回答。邀请回答 armortech 该类别下有 14 个回答。邀请回答 60user25 该类别下有 14 个回答。邀请回答 zcy615 该类别下有 14 个回答。邀请回答 wanglinhua2627 该类别下有 14 个回答。邀请回答举报刘彬彬相关推荐 • 请问有没有办法没有三态没有bidir？ 1853 • 三态门的工作原理是什么？ 3414 • AD9280三态引脚是否只是控制数据输出端的，和转换过程没有关系？ 214 • 如何将引脚RA2用于其他I/O或只是输入？ 2318 • 两片AD9280能否数据线接在一起靠三态引脚区分读数 1595 • 请教技术大佬三态门与高阻态是个撒子东西？ 3011 • 三态输出门的电路图是什么样? 1768 • 三态缓冲区位于何处？ 2799 • 请问AD5420的SDO是否是三态输出脚 1698 • 如何才能制作一个三态指示灯？ 7081 2个回答

答案对人有帮助，有参考价值 0 这很有趣（来自selectio_wiz_0_sim_netlist.v）：（* SLEW =“SLOW”*）wire tristate_output; 很可能这是无意中添加到输入网络中的，可能是某人（可理解地）错误地认为“tristate_output”是输出。我不确定Vivado如何使用“向导”的各种输出，但在ISE中我总是将生成的HDL源添加到项目中，在您的情况下是selectio_wiz_0_selectio_wiz.v，而不是coregen项目本身。这也允许您修改生成的代码，而不必担心在重新生成内核时它被覆盖。 - Gabor

2020-8-5 12:22:31 评论举报杨玲